特許

J-GLOBAL ID：200903080334727938

可変長レジスタ装置

発明者： 芦原 浩司 ,  宇野 浩介 ,  志村 直樹
出願人/特許権者： 日本電気株式会社 ,  日本電気テレコムシステム株式会社
代理人 (1件)： 平田 忠雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-073939
公開番号（公開出願番号）：特開平11-272546
出願日： 1998年03月23日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 メモリのアドレス指定用として利用できるだけでなく、汎用レジスタとして利用できる可変長レジスタ装置を提供すること。【解決手段】 メモリ6が、可変長レジスタ2をアクセスする命令を発行する。デコーダ7が、前記メモリからのアクセス命令を解釈して、前記可変長レジスタを特定する識別子と使用エリアを指定する識別子を生成する。第1セレクタ3が、前記デコーダからの識別子に従って、特定された可変長レジスタの指定された使用エリアに格納されているデータを読み出し、使用エリアの整合をとる。演算論理回路4が、前記第1セレクタからのデータを演算する。そして、第2セレクタが、前記演算論理回路のデータを読み出し、使用エリアの整合をとってデータを前記可変長レジスタに格納する。

請求項（抜粋）：

所定のビット数のレジスタと、所定のプログラムを格納したメモリと、前記メモリから読み出された前記所定のプログラムを解読して前記レジスタの前記所定のビット数中の使用ビット数と前記使用ビット数の前記レジスタ中のエリアを指定する命令を出力する命令デコーダを備えたことを特徴とする可変長レジスタ装置。

IPC (2件)：

G06F 12/04 540 ,  G06F 7/00

FI (2件)：

G06F 12/04 540 A ,  G06F 7/00 R

引用特許：

審査官引用 (3件)

• マイクロプロセッサの内部レジスタ
  公報種別：公開公報   出願番号：特願平4-291890   出願人：カシオ計算機株式会社
• 特開昭62-019931
  
• 特開昭62-019931