特許
J-GLOBAL ID：200903080344658152

信号処理回路および方法

発明者：
有沢 繁

有沢 繁 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-070481
公開番号（公開出願番号）：特開2005-260652
出願日： 2004年03月12日
公開日（公表日）： 2005年09月22日
要約：
【課題】 論理レベルが0の場合と1の場合とで、消費電力の差が発生しないようにする。【解決手段】 信号変換回路21は、論理ビットの0または1に対応するLoまたはHiの信号ビットを、それぞれ、LoHiまたはHiLoの2ビットの信号ビットに変換し、暗号処理回路22に出力する。従って、信号変換回路21より後段の暗号処理回路22では、1ビットの論理ビットが、2ビットの信号ビットで表される。暗号処理回路22は、入力されたLoHiまたはHiLoの2ビットの信号ビットを1つの論理ビットとして、DESの暗号処理を行う。本発明は、例えば、DESなどのビット操作によって暗号処理するICチップに適用できる。【選択図】図1
請求項（抜粋）：
暗号化に関連する暗号関連処理を行う信号処理回路において、 1ビットの論理ビットが表す2つの論理レベルのうちの一方の論理レベルに対して、LoとHiとが同数の信号ビットが割り当てられ、他方の論理レベルに対して、前記一方の論理レベルに割り当てられた信号ビットとはLoとHiの順列が異なる信号ビットが割り当てられた信号を用いて暗号関連処理を行う暗号関連処理手段を備える ことを特徴とする信号処理回路。
IPC (2件)：
H04L9/10 ,  G09C1/00
FI (2件)：
H04L9/00 621Z ,  G09C1/00 610B
Fターム (4件)：
5J104AA43 ,  5J104AA47 ,  5J104JA13 ,  5J104NA39
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM