半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：山本秀策 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-060544
公開番号（公開出願番号）：特開2003-282813
出願日： 1995年10月11日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】低電圧・低消費電力で動作する安価な半導体装置を提供する。【解決手段】デザインルール等のブロックパラメータの異なる第1回路ブロック(DRAMコア)及び第2回路ブロック(DRAM周辺回路)を含む複数の回路ブロックを備えた半導体装置であって、第1回路ブロックは、第1の半導体チップ(DRAMコアチップ)101上に形成されおり、第2回路ブロックは、第2の半導体チップ102上に形成され、第1回路ブロックに電気的に接続されている。この結果、低コストで各半導体チップを製造できる。

請求項（抜粋）：

少なくとも第1の機能を果たすための複数の回路ブロックを有する第1回路部と、該第1の機能とは異なる第2の機能を果たすための回路ブロックを有する第2回路部とを備えた半導体装置であって、該第1回路部の該複数の回路ブロックのうち、少なくとも一つの回路ブロックは、該第2回路部の回路ブロックとともに、第1の半導体チップ上に形成されており、該第1回路部の残りの回路ブロックは、該第1の半導体チップとは異なる第2の半導体チップ上に形成され、しかも、該第2の半導体チップ上に形成された回路ブロックに電気的に接続されており、該第1の半導体チップは第1の半導体製造プロセスを用いて形成されており、該第2の半導体チップは、第1の半導体製造プロセスとは異なる第2の半導体製造プロセスを用いて形成されている、半導体装置。

IPC (3件)：

H01L 25/04 , G11C 11/401 , H01L 25/18

FI (2件)：

H01L 25/04 Z , G11C 11/34 371 K

Fターム (4件)：

5M024AA91 , 5M024BB17 , 5M024LL06 , 5M024LL16

引用特許：

審査官引用 (4件)

特開平4-284664
特開平1-283939
特開平4-309257

全件表示

前のページに戻る