半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (3件)：吉田茂明 , 吉竹英俊 , 有田貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2007-150266
公開番号（公開出願番号）：特開2008-305894
出願日： 2007年06月06日
公開日（公表日）： 2008年12月18日
要約：

【課題】従来技術に於いては、ゲート電極とバリア層との間に絶縁膜を挟む構造のため、相互コンダクタンスが増加する。相互コンダクタンスを低下させることなく、ゲート電極とソース/ドレイン電極間に生じる寄生抵抗を低減化する。【解決手段】ソース/ドレイン電極7A,7Bの直下に位置するバリア層4の領域4A,4Bが、電子がトンネル出来る程度に十分に薄い厚みを有しており、バリア層4の各領域4A,4Bの下側のチャネル層3には高濃度n型不純物領域6A,6Bが存在している。そして、少なくとも高濃度n型不純物領域A,6B間の全てを覆う様に、バリア層4の内で領域4A,4Bで挟まれた領域4Cの表面上に、ゲート電極8が形成されている。【選択図】図1

請求項（抜粋）：

第1窒化物半導体から成るチャネル層と、前記チャネル層の表面上に形成され、前記第1窒化物半導体のバンドギャップよりも大きなバンドギャップを有する第2窒化物半導体から成るバリア層と、前記バリア層の表面上に形成されたゲート電極と、前記ゲート電極を挟んで対向する様に前記バリア層の表面上に形成された第1及び第2ソース/ドレイン電極と、前記チャネル層の前記表面の内で前記第1ソース/ドレイン電極の下方部分から前記チャネル層内部に向けて形成された第1高濃度不純物領域と、前記チャネル層の前記表面の内で前記第2ソース/ドレイン電極の下方部分から前記チャネル層内部に向けて形成された第2高濃度不純物領域とを備えており、前記バリア層の内で少なくとも前記第1及び第2ソース/ドレイン電極の直下部分を含む第1及び第2薄層化領域は、電子がトンネル出来る程度の厚さを有しており、前記バリア層の内で少なくとも前記ゲート電極の直下に位置する部分を含み且つ前記第1及び第2薄層化領域で挟まれた領域の膜厚は、前記第1及び第2薄層化領域の膜厚よりも厚く、前記第1高濃度不純物領域と前記第2高濃度不純物領域間の距離をLn、前記第1及び第2薄層化領域間の距離をLE、前記ゲート電極の長さをLgとすると、 Ln≦Lg≦LEの関係が成立することを特徴とする、半導体装置。

IPC (6件)：

H01L 21/338 , H01L 29/812 , H01L 29/778 , H01L 21/28 , H01L 29/417 , H01L 29/423

FI (5件)：

H01L29/80 Q , H01L29/80 H , H01L21/28 301B , H01L29/50 J , H01L29/58 Z

Fターム (42件)：

4M104AA04 , 4M104AA07 , 4M104BB02 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB09 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB19 , 4M104BB21 , 4M104BB22 , 4M104BB36 , 4M104DD96 , 4M104FF31 , 5F102FA01 , 5F102FA03 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ03 , 5F102GJ04 , 5F102GJ10 , 5F102GL04 , 5F102GL16 , 5F102GM04 , 5F102GM07 , 5F102GM10 , 5F102GQ01 , 5F102GR09 , 5F102GR15 , 5F102GR17 , 5F102GS01 , 5F102GS03 , 5F102GT03 , 5F102GT05 , 5F102GT06 , 5F102HC01

引用特許：

出願人引用 (1件)

電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2005-032217 出願人：日本電気株式会社

前のページに戻る