特許
J-GLOBAL ID：200903080547645080
RAMに記憶されたデータの更新によるLCD制御
発明者：
,
出願人/特許権者：
代理人 (1件)：
越場 隆 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-504214
公開番号（公開出願番号）：特表平10-511483
出願日： 1997年06月27日
公開日（公表日）： 1998年11月04日
要約：
【要約】液晶ディスプレー(LCD)(30)の1つ以上の英数字のセグメントの活性化をコードするデータを記憶したランダムアクセスメモリ(RAM,137)の更新を制御して、LCD(30)の透明導電性プレート両端における直流電流(DC)電圧値をほぼゼロに維持するための方法および装置が、内部LCD(137)制御能力を有するマイクロコントローラ内に具備されて、実行される。LCD(30)の活性化にはタイプB波形が用いられ、この波形は、データが複数のフレームに渡って伝送されるタイプのもので、第2フレームのデータは第1フレームのデータの逆であり、波形のそれぞれの2フレーム部分における平均DC電圧値がほぼ0Vに維持されるようになっている。
請求項（抜粋）：
液晶ディスプレー(LCD)の1つ以上の英数字のピクセルの活性化をコードしたデータを記憶するランダムアクセスメモリ(RAM)の更新を制御して、LCDの透明な導電性プレートの両端における平均の直流(DC)電圧値をほぼゼロに維持するための方法であって: LCDを活性化するために、データが2つのフレームに渡って伝送され且つ第2フレームのデータが第1フレームのデータの逆になって2フレームの部分のDC電圧の平均値がほぼゼロに保たれるようになっているタイプBの波形を使用する段階と、 第2フレームが終了してから新たにタイプB波形の2フレーム部分が開始されるまでの期間のみ、RAMのデータを更新するために書き込みを行うことが許可されて、2フレーム部分に渡ってDC電圧がゼロ以外の値になることが防止される段階と、 2フレーム部分の第2フレーム終了後新たにタイプB波形サイクルの2フレーム部分が開始されるまでの期間以外ではRAMへの書き込操作が許可されず、許可されない書き込み操作があったことを知らせるためにエラービットがセットされる段階とを含む方法。
IPC (2件)：
G09G 3/36
, G02F 1/133 505
G09G 3/36
, G02F 1/133 505
