ディジタル信号伝送システム

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-082257
公開番号（公開出願番号）：特開平9-275576
出願日： 1996年04月04日
公開日（公表日）： 1997年10月21日
要約：

【要約】【課題】時分割体重伝送システム内部の構成に変更を加えることなく、コンポジットシリアルディジタル信号と伝送速度の異なる信号を伝送し得るディジタル信号伝送方法、ディジタル信号伝送システム、及びそれに用いる送信装置と受信装置に関し、シリアルディジタル信号のビットデータの位相が変化した場合にデータが復帰しなくなるのを防ぐ。【解決手段】 2つの疑似コンポジットシリアルディジタル信号に分離したコンポーネントシリアルディジタル信号に同期パターンを重畳させる。これにより、シリアルディジタル信号の同期検出が可能になり、装置の周囲温度の班かなどで生じるシリアルディジタル信号の位相変動によって引き起こされるビットスリップなどから復帰できなくなるのを防ぐ。

請求項（抜粋）：

送信装置と受信装置とを含むディジタル信号伝送システムにおいて、前記送信装置は、入力されたコンポーネントシリアルディジタル信号からコンポーネントパラレルディジタル信号と27MHzのクロックを出力するコンポーネントシリアル/パラレル変換回路と、前記コンポーネントパラレルディジタル信号と前記27MHzクロックを受けパラレル信号と同期検出信号とを出力するY/C分離回路と、前記27MHzクロックを受け2分周した13.5MHzクロックを生成する送信側分周回路と、前記13.5MHzクロックを受けこれに同期した35/33倍の周波数の14.3MHzクロックを生成する逓倍回路と、前記Y/C分離回路からのパラレル信号の前記13.5MHzクロックでの書込みと前記14.3MHzクロックでの読み出しとを行う送信側メモリと、前記パラレル信号に受信側での同期検出に必要なフレームパターンを挿入するTRS出力回路と、前記パラレル信号と前記フレームパターンとを合成し疑似コンポジットパラレル信号を出力するスイッチング回路と、前記疑似コンポジットパラレル信号を受け疑似コンポジットシリアルディジタル信号に変換するコンポジットパラレル/シリアル変換回路とを含み、前記受信装置は、前記コンポジットシリアルディジタル信号を受け疑似コンポジットパラレル信号に変換すると同時にこれに同期した14.3MHzクロックを出力し、またフレームパターンであるTRS信号を検出したときに検出信号を出力するコンポジットシリアル/パラレル変換回路と、前記14.3MHzクロックを受けこれに同期した33/35の周波数を出力する受信側分周回路と、前記同期検出信号を受けメモリへのデータの書込みを制御する制御回路と、前記制御回路によって制御され、前記14.3MHzクロックでの書込みと前記13.5MHzクロックでの読み出しとを行う受信側メモリと、前記受信側メモリからのデータ出力と前記13.5MHzクロックを受けコンポーネントパラレルディジタル信号を出力するY/C合成回路と、前記コンポーネントパラレルディジタル信号を受けコンポーネントシリアルディジタル信号に変換・出力するコンポーネントパラレル/シリアル変換回路とを含むことを特徴とするディジタル信号伝送システム。

IPC (3件)：

H04N 11/04 , H04J 3/00 , H04J 3/06

FI (3件)：

H04N 11/04 Z , H04J 3/00 M , H04J 3/06 Z

引用特許：

審査官引用 (1件)

信号変換装置
公報種別：公開公報出願番号：特願平4-303314 出願人：沖電気工業株式会社, 日本放送協会

前のページに戻る