半導体記憶装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-014888
公開番号（公開出願番号）：特開平6-232374
出願日： 1993年02月01日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】境界領域におけるフィールド酸化膜の表面に導電層を形成することによって、境界領域におけるフィールド酸化膜の表面に凹部が形成されることを防止するとともに半導体記憶装置の信頼性を向上させる。【構成】半導体基板1主表面における境界領域におけるフィールド酸化膜2a上には導電層5が形成されている。メモリセルアレイ領域には半導体基板1上にゲート絶縁膜3を介してフローティングゲート電極6、層間絶縁膜7およびコントロールゲート電極8が形成されている。周辺回路領域には、ゲート絶縁膜3を介してゲート電極4が形成されている。この導電層5上、ゲート電極4上およびコントロールゲート電極8上には、層間絶縁膜9が形成されている。層間絶縁膜9の所定位置にはコンタクトホール11が形成されている。コンタクトホール11内表面を含む層間絶縁膜9上には選択的に配線層10が形成されている。

請求項（抜粋）：

情報を記憶するメモリセルアレイ領域と、前記メモリセルアレイ領域の動作制御を行なう周辺回路領域と、前記メモリセルアレイ領域と前記周辺回路領域との境界領域に設けられた分離酸化膜と、前記分離酸化膜上に形成され、前記メモリセルアレイ領域を外来ノイズから保護する導電層と、前記導電層の電位を所定電位に保持する電位保持手段と、を備えた半導体記憶装置。

引用特許：

出願人引用 (3件)

特開昭60-198772
特開平4-010651
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-299440 出願人：日本電気株式会社

審査官引用 (6件)

特開昭60-198772
特開平4-010651
特開平4-051604

全件表示

前のページに戻る