特許

J-GLOBAL ID：200903080628850592

半導体記憶装置のセンスアンプ回路

発明者： 高橋 潤 ,  和田 知久
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-094278
公開番号（公開出願番号）：特開平7-302497
出願日： 1994年05月06日
公開日（公表日）： 1995年11月14日
要約：

【要約】【目的】 オフセットを取除いてメモリセルからの読出し時間の低下を防止し得る半導体記憶装置のセンスアンプ回路を提供する。【構成】 データの読出し前にスイッチSW1,SW2を開いて差動回路6をデータ出力線から切離し、スイッチSW3〜SW6を閉じて差動回路6の出力に現れるオフセット電圧をコンデンサC1,C2に蓄積し、データの読出時にスイッチSW3〜SW6を開き、SW1,SW2を閉じてコンデンサC1,C2に蓄積されたオフセット電圧を入力信号から相殺することによってオフセット電圧をキャンセルする。

請求項（抜粋）：

メモリセルからビット線対に読出された電位差を増幅するための差動回路を含み、前記差動回路の出力に現れるオフセット電圧をキャンセルする半導体記憶装置のセンスアンプ回路であって、前記差動回路の出力に現れるオフセット電圧を蓄積するためのコンデンサ、および前記メモリセルからの信号の読出し前に前記差動回路の入力を切離して前記オフセット電圧を前記コンデンサに蓄積し、読出し後に前記差動回路の入力を接続して前記メモリセルからの入力電圧と前記コンデンサに蓄積された電圧とを相殺するように切換制御する切換制御手段を備えた、半導体記憶装置のセンスアンプ回路。

IPC (2件)：

G11C 11/419 ,  G11C 11/409

FI (2件)：

G11C 11/34 311 ,  G11C 11/34 353 E

引用特許：

審査官引用 (4件)

• 特開平3-019198
  
• 差動チョッパ型CMOS比較器
  公報種別：公開公報   出願番号：特願平4-013362   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 特開昭55-072863
  
• 特開昭60-131695