特許

J-GLOBAL ID：200903080649043751

半導体テスト装置

発明者： 辻井 利之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-132625
公開番号（公開出願番号）：特開平10-319095
出願日： 1997年05月22日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 メモリ内蔵ロジックLSI等の半導体装置では、大容量のロジック部のランダムパターンに対応させてALPG用コマンドを記述しなければならなかった。【解決手段】 ロジック部をテストするためのテストパターンとメモリ部をテストするためのテストパターンとを独立して記述できる様なハードウェア構成にした。

請求項（抜粋）：

メモリ部とロジック部とを内蔵した半導体装置の前記メモリ部及び前記ロジック部をテストするための半導体テスト装置において、前記ロジック部をテストするためのテストパターンと前記メモリ部をテストするためのテストパターンとを独立して記述したことを特徴とする半導体テスト装置。

IPC (5件)：

G01R 31/28 ,  G01R 31/3183 ,  G11C 29/00 675 ,  H01L 21/66 ,  H01L 27/10 461

FI (5件)：

G01R 31/28 H ,  G11C 29/00 675 L ,  H01L 21/66 W ,  H01L 27/10 461 ,  G01R 31/28 Q

引用特許：

審査官引用 (5件)

• 特開昭60-095369
  
• 特開昭57-116269
  
• ICテストパターン発生装置
  公報種別：公開公報   出願番号：特願平3-236124   出願人：三菱電機株式会社
• 特開昭60-095369
  
• 特開昭57-116269