特許
J-GLOBAL ID：200903080788036719
記憶装置、メモリ管理方法及びプログラム
発明者：
出願人/特許権者：
代理人 (1件)：
木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2003-176589
公開番号（公開出願番号）：特開2004-078907
出願日： 2003年06月20日
公開日（公表日）： 2004年03月11日
要約：
【課題】データの更新や消去が高速に行われる記憶装置等や、劣化が起きにくい記憶装置等を提供することである。【解決手段】フラッシュメモリ11の記憶領域は、消去の単位であるブロックが物理ページへと分割され、物理ページは更に論理ページへと分割されており、物理ページ毎に冗長部がある。CPU121は、書き込むデータと書込先の論理アドレスとを供給されると、空いている論理ページにこのデータを書き込み、供給された論理アドレスをこの論理ページに割り当てる。古いデータを記憶している論理ページがある物理ページの冗長部の旧データフラグは、この論理ページ内のデータが無効であることを示すよう変更される。新たなデータの書き込みは、論理アドレスの割り当てがない論理ページへとなされる。ブロックをフラッシュイレースするとき、旧データフラグにより指示されている論理ページが記憶するデータは転記されない。【選択図】 図1
請求項（抜粋）：
ユーザ用データを記憶するための複数のメモリブロックを含み、各々の前記メモリブロックが1個以上の物理ページより構成されていて、各々の前記物理ページが1個以上の論理ページを含んでいる記憶手段と、
書き込み対象のユーザ用データが自己に供給されたとき、当該書き込み対象のユーザ用データを、前記論理ページのうちユーザ用データを記憶可能な状態にある空き論理ページに書き込むユーザ用データ書込手段と、
前記書き込み対象のユーザ用データにより置換される対象のユーザ用データが前記論理ページに記憶されているか否かを判別して、記憶されていると判別したとき、当該置換される対象のユーザ用データが有効なユーザ用データではないことを示す有効性データを、前記置換される対象のユーザ用データを記憶する論理ページを含む物理ページに書き込むフラグ書込手段と、を備える、
ことを特徴とする記憶装置。
IPC (4件)：
G06F12/02
, G06F12/00
, G06F12/16
, G11C16/02
G06F12/02 510A
, G06F12/02 570A
, G06F12/00 542L
, G06F12/00 597U
, G06F12/16 310A
, G11C17/00 601E
, G11C17/00 611G
, G11C17/00 612F
, G11C17/00 613
5B018GA04
, 5B018HA23
, 5B018NA06
, 5B025AD04
, 5B025AD05
, 5B025AD08
, 5B025AE08
, 5B060AA06
, 5B060AA07
, 5B060AA08
, 5B082CA01
, 5B082JA06
