特許
J-GLOBAL ID:200903080814029785

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-050736
公開番号(公開出願番号):特開2000-252382
出願日: 1999年02月26日
公開日(公表日): 2000年09月14日
要約:
【要約】【課題】 実装面積を縮小した小型のパッケージを得ると共に、半導体チップの裏面電極の電気抵抗と熱抵抗を低減できる半導体装置を提供する。【解決手段】 絶縁基板21表面にはアイランド部22と電極部23a、23bを有し、アイランド部22表面に半導体チップ25を固着する。半導体チップ25の電極パッド26と電極部23a、23bとをワイヤ27で接続する。絶縁基板21の裏面側には第1と第2の外部接続端子30、31a、31bを有し、第1の外部接続端子30は第1のビアホール30によってアイランド部22に接続され、第2の外部接続端子31a、31bは第2のビアホール29a、29bによって電極部23a、23bに接続される。第1のビアホール30は半導体チップ25の直下に位置する。最短距離で接続されるので、電気抵抗、熱抵抗共に低減できる。
請求項(抜粋):
絶縁基板と、絶縁基板の表面に形成したアイランド部と、前記アイランド部の表面に固着した半導体チップと、前記絶縁基板の裏面側に形成した外部接続電極と、前記絶縁基板を貫通し且つ内部が導電材料にて充填されて、前記アイランド部と前記外部接続電極とを電気的に接続するビアホールとを具備し、前記ビアホールが前記半導体チップの直下に配置されていることを特徴とする半導体装置。
IPC (2件):
H01L 23/12 ,  H01L 21/52
FI (2件):
H01L 23/12 F ,  H01L 21/52 A
Fターム (7件):
5F047AA13 ,  5F047AB00 ,  5F047BA21 ,  5F047BA53 ,  5F047BB11 ,  5F047CB07 ,  5F047CB08
引用特許:
審査官引用 (3件)

前のページに戻る