特許
J-GLOBAL ID：200903080912311740
フラッシュメモリ及び電子装置のためのセキュアなデジタル証明書の保存方法
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
大塚 康徳
, 高柳 司郎
, 大塚 康弘
, 木村 秀二
公報種別：公表公報
出願番号（国際出願番号）：特願2008-542695
公開番号（公開出願番号）：特表2009-517749
出願日： 2006年11月01日
公開日（公表日）： 2009年04月30日
要約：
本発明は、一般に、データセキュリティ及びデータメモリ技術に関し、より詳しくは、フラッシュメモリ内のデジタル証明書を保存及び更新する方法を提供し、さらにその方法を利用するフラッシュメモリ及び電子装置を提供する。本発明による方法は、フラッシュメモリ(110)の耐改ざん性の強化のために、所定の消去-書き込みブロックと読み出し-書き込みブロックとを備えるフラッシュメモリ(110)に適用可能であり、証明書はコンピュータプログラムを認証し、そのコンピュータプログラムに関連付けられた検証プログラムによって検証され、本方法は、(230)少なくとも一つの消去済みの消去-書き込みブロックに複数のメモリスロットを定義する工程であって、それぞれのメモリスロットはバイナリ「0」又はバイナリ「1」のビットパターンを備える開始アドレスを有する工程と、(240)第1及び第2のデジタル証明書をメモリスロットの第1及び第2のスロットに書き込む工程と、(250)証明書スロット・アドレス・ポインタを定義する工程と、(260)証明書スロット・アドレス・ポインタを、ポインタの「0」又は「1」のビットパターンをそれぞれ「1」又は「0」のビットパターンへと置き換えることによって更新する工程とを備える。
請求項（抜粋）：
フラッシュメモリ(100)の耐改ざん性を強化するために、所定の消去-書き込みブロックと読み出し-書き込みブロックとを有する前記フラッシュメモリにデジタル証明書の書き込みと更新とを行う方法であって、
前記証明書は、
コンピュータプログラムを認証し、
前記コンピュータプログラムに関連付けられた検証プログラムによって検証され、
前記方法は、
少なくとも一つの前記消去-書き込みブロックを消去する工程と、
前記少なくとも一つの消去済みの消去-書き込みブロック内に複数のメモリスロットを定義する工程であって、それぞれのメモリスロットはバイナリ「0」又はバイナリ「1」のビットパターンを備える開始アドレスを有する工程と、
第1の前記メモリスロットへ第1のデジタル証明書を書き込み、第2の前記メモリスロットへ第2のデジタル証明書を書き込む工程と、
前記第1のメモリスロットの開始アドレスを指し示すように証明書スロット・アドレス・ポインタを定義する工程であって、該スロット・アドレス・ポインタは前記検証プログラムが現在有効な証明書をフェッチするために用いられる工程と、
前記証明書スロット・アドレス・ポインタの「0」又は「1」のビットパターンをそれぞれ「1」又は「0」に置き換えることにより該ポインタを更新して、該アドレス・ポインタが前記第2のメモリスロットの開始アドレスを指し示すようにする工程と
を備える前記方法。
IPC (5件)：
G06F 21/24
, G06F 21/22
, G06F 12/00
, H04L 9/10
, G06F 21/02
G06F12/14 540P
, G06F9/06 660G
, G06F12/14 530D
, G06F12/14 560C
, G06F12/00 597U
, H04L9/00 621Z
, G06F12/14 510C
5B017AA08
, 5B017BA05
, 5B017BA07
, 5B017BA09
, 5B060AA13
, 5B060AC01
, 5B276FA13
, 5B276FB02
, 5J104AA16
, 5J104AA41
, 5J104EA08
, 5J104NA01
, 5J104NA38
