特許

J-GLOBAL ID：200903080931870547

ダイナミック型RAM

発明者： 加藤 茂信 ,  橘川 五郎 ,  桜井 清威
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平10-108825
公開番号（公開出願番号）：特開平11-307739
出願日： 1998年04月20日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 簡単な構成で動作速度や消費電力をそれほど犠牲にすることなく、専有面積を小さくしたダイナミック型RAMを提供する。【解決手段】 複数のサブワード線とそれと直交するように配置された相補ビット線対との交点に配置されたダイナミック型メモリセルにより構成されたサブアレイをワード線方向に3個並べて、合わせて1024対からなる相補ビット線対をそれぞれで実質的に等しい数となるように3分割する、あるいはサブアレイをビット線方向に3個並べて、合わせて1024本からなるサブワード線をそれぞれで実質的に等しい数となるように3分割する。

請求項（抜粋）：

メインワード線と、上記メインワード線の延長方向に対して分割された長さとされ、かつ、上記メインワード線と交差するビット線方向に対して複数配置され、複数からなるダイナミック型メモリセルのアドレス選択端子が接続されてなるサブワード線及び上記複数のサブワード線とそれと直交するように配置され、上記ダイナミック型メモリセルの入出力端子がその一方に接続された複数の相補ビット線対からなるサブアレイと、上記メインワード線の選択信号と上記サブワード選択線を通して伝えられた選択信号とを受けて、上記サブワード線の選択信号を形成する複数からなるサブワード線駆動回路と、上記複数のサブワード線とそれと直交するように配置され、上記ダイナミック型メモリセルの入出力端子がその一方に接続された複数の相補ビット線対と、上記複数の相補ビット線対に入出力端子が接続されてなる複数のセンスアンプとを備え、上記ワード線方向に上記サブアレイを3個並べて、1024からなる相補ビット線対をそれぞれで実質的に等しい数となるように分配してなることを特徴とするダイナミック型RAM。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/407 ,  G11C 11/401

FI (5件)：

H01L 27/10 681 A ,  G11C 11/34 354 D ,  G11C 11/34 362 H ,  G11C 11/34 371 K ,  H01L 27/10 681 B