特許

J-GLOBAL ID：200903080962260909

不揮発性半導体記憶装置

発明者： 名取 完治
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-357863
公開番号（公開出願番号）：特開2004-192698
出願日： 2002年12月10日
公開日（公表日）： 2004年07月08日
要約：

【課題】レイアウトサイズの小さな不揮発性半導体記憶装置を提供すること。【解決手段】行方向及び列方向に複数のメモリセル410が配設されて構成されたメモリセルアレイ4000を有し、前記複数のメモリセル410の各々は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域間のチャネル領域と対向して配置されたセレクトゲート411及びワードゲート412と、前記ワードゲート412と前記チャネル領域との間に形成された不揮発性メモリ素子413とを有し、ワードライン駆動部300は、複数の単位ワードライン駆動部310を有し、複数の単位ワードライン駆動部310の各々は、前記列方向に隣接する2つの前記ワードゲート412にそれぞれ接続されている2本の前記ワードライン50を駆動する。【選択図】 図2

請求項（抜粋）：

行方向及び列方向に複数のメモリセルが配設されて構成されたメモリセルアレイを有し、 前記複数のメモリセルの各々は、ソース領域と、ドレイン領域と、前記ソース領域及び前記ドレイン領域間のチャネル領域と対向して配置されたワードゲート及びセレクトゲートと、前記ワードゲートと前記チャネル領域との間に形成された不揮発性メモリ素子とを有し、 前記メモリセルアレイは、 前記行方向に沿って配置された各行の前記複数のメモリセルの前記ワードゲートにそれぞれ共通接続された複数のワード線と、 前記列方向に沿って配置された各列の前記複数のメモリセルの前記ドレイン領域または前記ソース領域のいずれかにそれぞれ共通接続された複数のビット線と、 前記ワード線を駆動するワード線駆動部と、 前記ビット線を駆動するビット線駆動部と、 を有し、 前記ワード線駆動部は、複数の単位ワード線駆動部を有し、 前記複数の単位ワード線駆動部の各々は、前記列方向にて隣接する2つの前記ワードゲートにそれぞれ接続されている2本の前記ワード線を駆動することを特徴とする不揮発性半導体記憶装置。

IPC (6件)：

G11C16/06 ,  G11C16/04 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (4件)：

G11C17/00 633A ,  G11C17/00 621Z ,  H01L27/10 434 ,  H01L29/78 371

Fターム (28件)：

5B025AC04 ,  5B025AD03 ,  5B025AF04 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP35 ,  5F083EP43 ,  5F083ER02 ,  5F083ER11 ,  5F083ER14 ,  5F083ER22 ,  5F083ER30 ,  5F083GA09 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083KA02 ,  5F083NA01 ,  5F083PR09 ,  5F101BA45 ,  5F101BB02 ,  5F101BC11 ,  5F101BD22 ,  5F101BD35 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07

引用特許：

審査官引用 (2件)

• 不揮発性メモリ及びその読み出し方法
  公報種別：公開公報   出願番号：特願平4-063867   出願人：シャープ株式会社
• スプリット・ゲート・メモリ装置
  公報種別：公開公報   出願番号：特願平10-185647   出願人：モトローラ・インコーポレイテッド