半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-025576
公開番号（公開出願番号）：特開平6-309872
出願日： 1994年02月23日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】電源電位が低電位化された場合でも高速で安定した動作を行なうことを可能とする。【構成】ビット線対BL,/BLの間に直列に接続された一対のNMOSトランジスタ4,5を含む第1のセンスアンプは、通常、NMOSトランジスタ4,5のソースの電位を接地電位GNDに減少させることによりビット線対BL,/BL間の電位差を差動増幅する。NMOSトランジスタ17は、第1のセンスアンプによる差動増幅の開始後、所定期間活性化され、これによりNMOSトランジスタ4,5のソース電位は、その所定期間中、接地電位GNDよりも低い電位V1に制御される。その結果、その期間中にはNMOSトランジスタ4,5の動作マージンが大きくなる。

請求項（抜粋）：

記憶データを表わす電荷が蓄積されたメモリセルと、前記メモリセルに接続され、前記電荷によってその間に電位差が発生されるビット線対と、前記ビット線対の間に直列に接続された一対のMOSトランジスタを含み、それらのMOSトランジスタのソースの電位を予め定められた電位に減少させることにより前記ビット線対間の電位差を差動増幅する差動増幅手段と、前記差動増幅手段による差動増幅開始時に前記MOSトランジスタのソースの電位を前記予め定められた電位よりも低い電位に所定期間制御する電位制御手段とを備えた、半導体記憶装置。

引用特許：

審査官引用 (16件)

特開平2-246089
特開平4-278295
特開平2-231760

全件表示

前のページに戻る