特許
J-GLOBAL ID：200903080971667353
高周波増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-334696
公開番号（公開出願番号）：特開平9-181541
出願日： 1995年12月22日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 従来回路では短絡する等の障害発生時にドレインバイアス回路のFETのドレイン・ソース間を過大電流が流れ、電源端子に電圧VDDの電源を供給している電源回路が破壊するおそれがある【解決手段】 高周波の入力信号をゲートに供給され、ソース接地されており、ドレインより増幅した信号を出力する第1の電界効果トランジスタ21と、ドレインを電源端子に接続されており、第1の電界効果トランジスタに電源を供給する第2の電界効果トランジスタ26と、第2の電界効果トランジスタのゲートと第1の電界効果トランジスタのドレインとの間に接続された第1の抵抗R3と、第2の電界効果トランジスタのソースと第1の電界効果トランジスタのドレインとの間に接続された第2の抵抗R4とを有する。このため、第2の電界効果トランジスタは第1,第2の抵抗によって自己バイアスされ、第1の電界効果トランジスタのドレイン・ソース間が短絡される等の障害発生時に第2の電界効果トランジスタのソース電流は制限され、電源回路の破壊を防止できる。
請求項（抜粋）：
高周波の入力信号をゲートに供給され、ソース接地されており、ドレインより増幅した信号を出力する第1の電界効果トランジスタと、ドレインを電源端子に接続されており、上記第1の電界効果トランジスタに電源を供給する第2の電界効果トランジスタと、上記第2の電界効果トランジスタのゲートと第1の電界効果トランジスタのドレインとの間に接続された第1の抵抗と、上記第2の電界効果トランジスタのソースと第1の電界効果トランジスタのドレインとの間に接続された第2の抵抗とを有することを特徴とする高周波増幅回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (2件)
-
能動負荷回路
公報種別：公開公報
出願番号：特願平4-091234
出願人：アルプス電気株式会社
-
特開平4-361410
前のページに戻る
