半導体素子のキャパシタおよびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-321927
公開番号（公開出願番号）：特開平9-199687
出願日： 1996年12月02日
公開日（公表日）： 1997年07月31日
要約：

【要約】 (修正有)【課題】半導体素子の高集積化に適する高い静電容量を有する半導体素子のキャパシタ製造方法及びその構造を提供する。【解決手段】半導体基板11上に白金-ルテニウム膜23aを形成し、白金-ルテニウム膜を熱処理して白金-ルテニウム膜の上部表面に白金-ルテニウム酸化膜25aを形成し、白金-ルテニウム酸化膜上に誘電体膜29と導電膜31を順次形成する。

請求項（抜粋）：

半導体基板を提供する工程;前記半導体基板上に白金-ルテニウム膜を形成する工程;前記白金-ルテニウム膜を熱処理して前記白金-ルテニウム膜の上部表面に白金-ルテニウム酸化膜を形成する工程;前記白金-ルテニウム酸化膜上に誘電体膜と導電層を順次形成する工程を含んで構成される半導体素子のキャパシタ製造方法。

IPC (8件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822 , H01L 27/10 451 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 651 , H01L 27/10 451 , H01L 27/04 C , H01L 29/78 371

引用特許：

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-236136 出願人：富士通株式会社
薄膜キャパシタおよびその製造方法
公報種別：公開公報出願番号：特願平5-217127 出願人：日本電気株式会社
特開平4-287968

全件表示

前のページに戻る