半導体スタティックメモリ

発明者：
出願人/特許権者：
代理人 (1件)：稲垣清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-062924
公開番号（公開出願番号）：特開2000-260186
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】製造ばらつきに基づくセルレシオの誤差を補償し、データ保持動作が安定で書込み動作及びリカバリー動作が早いSRAMを提供する。【解決手段】 SRAMは、メモリセルのトランスファトランジスタ及びドライバトランジスタと夫々同型式、同サイズの第1トランジスタ及び第2トランジスタの直列ノードからワード線ドライバの電源を供給する。ワード線電位によってセルレシオを適正値に維持することでトランスファトランジスタのオフ電流によるドライバトランジスタへの保持動作が安定になる。書込み動作及びリカバリー動作は、ライトアンプ25がデジット線DとDB間の電位差をVCCより高いVBBにすることで、動作速度を早くする。

請求項（抜粋）：

夫々が一対のPチャネル型トランスファトランジスタ及び一対のNチャネル型ドライバトランジスタを有し、前記一対のトランスファトランジスタを介して列方向に延びる一対のデジット線に接続される複数のメモリセルと、行方向に配列されるメモリセルの前記一対のトランスファトランジスタを駆動するワード線に信号電圧を供給するワード線ドライバとを備え、前記デジット線から流れる前記一対のトランスファトランジスタのオフ電流によって前記メモリセルの一対の記憶ノードの電位を保持する型式の半導体メモリ装置において、前記トランスファトランジスタ及び前記ドライバトランジスタと夫々、同じ導電型で同じトランジスタ特性を有する第1トランジスタ及び第2トランジスタが電源ライン間に相互に直列に接続された直列回路を有する基準電圧発生回路を備え、該基準電圧発生回路は、前記直列回路の直列接続ノードによって、前記トランスファトランジスタと前記ドライバトランジスタとの間のセルレシオを定めることを特徴とする半導体メモリ装置。

IPC (2件)：

G11C 11/418 , H01L 27/10 371

FI (2件)：

G11C 11/34 301 B , H01L 27/10 371

Fターム (9件)：

5B015HH01 , 5B015JJ21 , 5B015KA23 , 5B015KB65 , 5B015QQ01 , 5F083BS27 , 5F083GA01 , 5F083GA11 , 5F083LA16

引用特許：

出願人引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平7-124029 出願人：三洋電機株式会社
特開昭59-172194

審査官引用 (3件)

半導体記憶装置
公報種別：公開公報出願番号：特願平7-124029 出願人：三洋電機株式会社
特開昭59-172194
特開昭59-172194

前のページに戻る