特許
J-GLOBAL ID:200903081530942584

半導体素子

発明者:
出願人/特許権者:
代理人 (1件): 篠部 正治
公報種別:公開公報
出願番号(国際出願番号):特願2004-006393
公開番号(公開出願番号):特開2004-241768
出願日: 2004年01月14日
公開日(公表日): 2004年08月26日
要約:
【課題】 超接合ウエハの作製に有利で、かつトレンチゲート構造の作製にも有利な面方位を備えた構成とすること。【解決手段】 (100)面を表面とするN型半導体基板1に、<001>方向に伸び、かつ(010)面またはこれと等価な面を側面とする第1のトレンチ2を複数形成し、このトレンチ2をP型エピタキシャル層3で埋めることにより、超接合ウエハを作製する。この超接合ウエハに、<001>方向に伸びる第2のトレンチ4を形成し、このトレンチ4をゲート絶縁膜5およびゲート電極6で埋めることにより、トレンチゲート構造を有する半導体素子を作製する。【選択図】 図1
請求項(抜粋):
(100)面またはこれと等価な面を表面とする第1導電型の半導体基板よりなる第1の半導体領域と、 前記半導体基板の表面層にて<001>方向に伸び、かつ(010)面またはこれと等価な面を側面とする複数の第1のトレンチ内に埋め込まれた第2導電型のエピタキシャル層よりなる第2の半導体領域と、 前記第1の半導体領域の表面層にて<001>方向に伸びる第2のトレンチと、 前記第2のトレンチの内面に沿うゲート絶縁膜と、 前記第2のトレンチ内の、前記ゲート絶縁膜の内側に埋め込まれたゲート電極と、 を具備することを特徴とする半導体素子。
IPC (1件):
H01L29/78
FI (5件):
H01L29/78 652H ,  H01L29/78 652F ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 655A
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (3件)

前のページに戻る