特許
J-GLOBAL ID：200903081571178465

半導体メモリ装置

発明者：
金 溶 美

金 溶 美 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 工藤 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-380673
公開番号（公開出願番号）：特開2007-012245
出願日： 2005年12月29日
公開日（公表日）： 2007年01月18日
要約：
【課題】ODT動作タイミングを容易に調節できる半導体メモリ装置を提供すること。【解決手段】本発明の半導体メモリ装置は、データ入力パッドと、外部から入力されるODT信号を入力されたデコード値に対応するインピーダンス値の選択信号として出力するODT動作制御部と、前記インピーダンス値の選択信号に応答しインピーダンス値を調節するためのインピーダンス調整回路部と、内部生成されるODT制御信号を、第1タイミングと同じタイミングだけ遅延させて出力するための第1遅延調整部と、前記出力された信号を第2タイミングと同じタイミングだけ遅延させて出力するための第2遅延調整部と、現在の状態が、モジュールの第1ランクと第2ランクのどちらで用いられるのかによって、前記第1遅延調整部の出力または第2遅延調整部の出力を前記ODT信号の制御で行うODTタイミング制御部とを備える。【選択図】図4B
請求項（抜粋）：
データ入力パッドと、
IPC (6件)：
G11C 11/409 ,  G11C 11/407 ,  H03K 19/017 ,  H03K 5/13 ,  H03K 19/094 ,  G06F 1/10
FI (8件)：
G11C11/34 354Q ,  G11C11/34 362S ,  H03K19/00 101Q ,  H03K19/00 101N ,  H03K5/13 ,  H03K19/094 B ,  G06F1/04 330A ,  G11C11/34 354C
Fターム (41件)：
5B079BC03 ,  5B079CC02 ,  5B079DD06 ,  5B079DD08 ,  5J001AA05 ,  5J001BB02 ,  5J001BB10 ,  5J001BB12 ,  5J001CC03 ,  5J001DD00 ,  5J001DD04 ,  5J056AA39 ,  5J056AA40 ,  5J056BB60 ,  5J056CC00 ,  5J056CC05 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056FF01 ,  5J056FF07 ,  5J056FF08 ,  5J056GG08 ,  5J056GG14 ,  5J056KK01 ,  5M024AA40 ,  5M024AA49 ,  5M024BB04 ,  5M024DD42 ,  5M024DD45 ,  5M024DD55 ,  5M024GG02 ,  5M024JJ02 ,  5M024JJ30 ,  5M024JJ34 ,  5M024JJ35 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07
引用特許：
出願人引用 (1件)
  • 半導体メモリ装置
    公報種別：公開公報   出願番号：特願2004-051795   出願人：株式会社ハイニックスセミコンダクター
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM