電力変換装置

発明者： , , , , ,
出願人/特許権者： ,
代理人 (4件)：村上啓吾 , 大岩増雄 , 児玉俊英 , 竹中岑生
公報種別：公開公報
出願番号（国際出願番号）：特願2004-265056
公開番号（公開出願番号）：特開2006-081362
出願日： 2004年09月13日
公開日（公表日）： 2006年03月23日
要約：

【課題】複数の単相インバータ3、4の交流側を直列に接続し、選択された各インバータの組み合わせで出力電圧を階調制御する単相多重変換器において、階調切り替え時に発生するスパイク電圧を抑制して、電磁波ノイズを低減する。【解決手段】ゲート信号生成回路15内のゲートパルス生成論理回路52の後段に、インバータのアーム短絡防止のための短絡防止遅延制御論理回路53を配し、ゲートパルス生成論理回路52の前段に電圧切替最適化遅延制御論理回路51を配し、該電圧切替最適化遅延制御論理回路51において、発生電圧が最大の3レベルインバータ3における短絡防止遅延制御に起因した出力電圧切替タイミングの遅延情報を予測し、各インバータ3、4の出力電圧切替タイミングを最適遅延時間、遅延させて最適化する最適化遅延制御を行い、各インバータ3、4の出力電圧切替タイミングをほぼ同期させる。【選択図】図6

請求項（抜粋）：

複数の半導体スイッチング素子を備えて直流電源からの直流電力を交流電力に変換する単相インバータの交流側を複数直列接続して単相多重変換器を構成し負荷に電力供給する電力変換装置において、上記単相多重変換器は、上記複数の単相インバータの中から選択された所定の組み合わせによる各発生電圧の総和により出力電圧を階調制御するものであり、該階調制御の指令信号を入力として上記各半導体スイッチング素子への駆動信号を発生する駆動信号発生部に短絡防止遅延制御部と電圧切替最適化遅延制御部とを設け、上記短絡防止遅延制御部は、上記各単相インバータ毎に複数の上記半導体スイッチング素子の短絡防止のための所定の短絡防止時間を設定して駆動信号のオンオフタイミングを遅延させて制御し、上記電圧切替最適化遅延制御部は、所定の単相インバータの上記短絡防止遅延制御に起因した出力電圧切替タイミングの遅延情報を予測する出力電圧切替遅延予測手段、および該予測された遅延情報に基づいて各単相インバータの出力電圧切替タイミングを最適化する最適遅延時間を演算する最適化演算手段を備えて、各単相インバータの出力電圧切替タイミングを上記最適遅延時間、遅延させて制御し、該最適化遅延制御と上記短絡防止遅延制御とにより、上記単相多重変換器の出力電圧階調が変化する際に発生するスパイク電圧を抑制することを特徴とする電力変換装置。

IPC (3件)：

H02M 7/537 , H02M 7/48 , H02M 7/538

FI (4件)：

H02M7/537 C , H02M7/48 M , H02M7/48 Q , H02M7/5387 Z

Fターム (10件)：

5H007AA01 , 5H007AA06 , 5H007CA01 , 5H007CB05 , 5H007CC04 , 5H007CC09 , 5H007DB01 , 5H007DB07 , 5H007DC02 , 5H007FA06

引用特許：

出願人引用 (1件)

電力変換装置
公報種別：公開公報出願番号：特願2002-284972 出願人：三菱電機株式会社

前のページに戻る