特許
J-GLOBAL ID：200903081633411765
デ-タクロック生成装置および記憶媒体
発明者：
出願人/特許権者：
代理人 (1件)：
渡部 敏彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-008190
公開番号（公開出願番号）：特開2000-209240
出願日： 1999年01月14日
公開日（公表日）： 2000年07月28日
要約：
【要約】 (修正有)【課題】 データクロック生成装置に含まれるPLL回路の負荷を低減させ、生成されるデータクロック中のジッタを低減し、PLL回路のロックレンジの確保を可能にする。【解決手段】 SYT受信FIFOメモリ51に格納された前回のSYTの値と今回のSYTの値との差分が算出され、差分を3ビット右にシフし1/8倍にされ、前回のSYTの値がそのまま拡張SYT受信FIFOメモリ31の対応する領域SYT1に格納され、前回のSYTの値と生成された差分/8とを加算器431で加算して得られた加算結果が拡張SYT受信FIFOメモリ31の対応する領域SYT2に格納され、加算結果と差分/8とを加算器432で加算して得られた加算結果が拡張SYT受信FIFOメモリ31の対応する領域SYT3に格納され、以下同様算出した加算結果が拡張SYT受信FIFOメモリ31の対応する領域SYT4〜SYT8に格納される。
請求項（抜粋）：
少なくとも、複数のデータサンプルと該データサンプルの数より少ない数のタイムスタンプとからなるデータパケットを供給する供給手段と、該供給されたデータパケット中のタイムスタンプから当該複数のデータサンプルのそれぞれのタイムサンプルを生成するタイムサンプル生成手段と、該生成された各データサンプル毎のタイムサンプルに基づいてデータクロックを生成するPLL回路とを有することを特徴とするデータクロック生成装置。
IPC (2件)：
FI (2件)：
H04L 11/00 320
, H04L 7/02 B
5K032CC13
, 5K032CD01
, 5K032DB19
, 5K047GG02
, 5K047GG56
, 5K047MM46
