半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-085386
公開番号（公開出願番号）：特開2000-277709
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】微細加工を追求した高集積DRAMにおいては、データ線-ワード線間のカップリング容量が、データ線対間でアンバランスである。データ線-ワード線間のカップリング容量にアンバランスがあると、データ線を増幅する際にワード線に生ずるノイズが大きいため、データ線上の微小信号が劣化し、データを誤って増幅する危険が大きい。【解決手段】一本のデータ線に接続される複数のメモリセルに接続される複数のワード線を、1本ずつ、または数本ずつ、交互に、互いにメモリアレイの反対側に配置したサブワードドライバ列に接続する。【効果】データ線増幅時に、正負のワード線ノイズがサブワードドライバ中で互いに打ち消し合い、ワード線ノイズを低減できる。従って、センスアンプが読み出す信号の劣化を防ぐことができ、メモリ動作の信頼性を高めることができる。

請求項（抜粋）：

隣接して設けられた第1データ線及び第2データ線と、前記第1及び第2データ線に交差する複数のワード線と、複数のメモリセルと、上記複数のワード線に接続される複数のワードドライバと、上記第1及び第2データ線を対としてこれらに接続されるセンスアンプをそなえ、上記複数のワード線中の一つのワード線と第1データ線の交点と第2データ線の交点のうち、どちらか一方の交点に上記メモリセルが接続され、上記第1データ線に接続されるメモリセルに接続される複数のワード線に接続される複数のワードドライバが、ほぼ同数ずつ、データ線をはさんで互いに反対側にあり、上記第2データ線に接続されるメモリセルに接続される複数のワード線に接続される複数のワードドライバが、ほぼ同数ずつ、データ線をはさんで互いに反対側にあることを特徴とする半導体装置。

IPC (5件)：

H01L 27/108 , H01L 21/8242 , G01R 31/28 , G11C 11/407 , G11C 11/401

FI (4件)：

H01L 27/10 681 E , G01R 31/28 B , G11C 11/34 354 D , G11C 11/34 371 K

Fターム (16件)：

2G032AA07 , 2G032AB04 , 2G032AE06 , 5B024AA03 , 5B024BA13 , 5B024CA09 , 5B024CA21 , 5F083AD00 , 5F083GA11 , 5F083GA12 , 5F083LA03 , 5F083LA10 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083LA30

引用特許：

審査官引用 (1件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平9-329308 出願人：株式会社東芝

前のページに戻る