半導体集積回路装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-329308
公開番号（公開出願番号）：特開平11-163291
出願日： 1997年11月28日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】データを記憶するメモリセルを有し、このメモリセルの、接地電源線ノイズに起因したデータ保持特性の劣化を抑制すること。【解決手段】複数のメモリセルMが折り返し型ビット線方式に基づいてマトリクス状に集積・配置されたメモリセルアレイ1と、各メモリセルMのワード線WLに接続され、このワード線WLを選択駆動するワード線駆動回路WDRVとを有し、ワード線駆動回路WDRVをメモリセルアレイ1の両端に配置し、1本のビット線BLに接続された全メモリセルMのワード線を2組に分け、それぞれをメモリセルアレイ1の両端に配置したワード線駆動回路(WDRV UPPER、WDRVLOWER)に接続する。

請求項（抜粋）：

複数のメモリセルが折り返し型ビット線方式に基づいてマトリクス状に集積・配置されたメモリセルアレイと、前記各メモリセルのワード線に接続され、このワード線を選択駆動するワード線駆動回路とを有し、前記ワード線駆動回路を前記メモリセルアレイの両端に配置し、1本のビット線に接続された全メモリセルのワード線を2組に分け、それぞれをメモリセルアレイの両端に配置したワード線駆動回路に接続したことを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 27/108 , H01L 21/8242 , G11C 11/41 , G11C 11/407 , G11C 11/401

FI (5件)：

H01L 27/10 681 A , G11C 11/34 345 , G11C 11/34 354 D , G11C 11/34 362 B , H01L 27/10 625 A

引用特許：

審査官引用 (5件)

特開平4-318392
特開昭63-086186
特開平3-203085

全件表示

前のページに戻る