特許

J-GLOBAL ID：200903081808800433

半導体集積回路およびそのレイアウト方法

発明者： 井田 紳夫
出願人/特許権者： NECマイクロシステム株式会社
代理人 (3件)： 机 昌彦 ,  谷澤 靖久 ,  河合 信明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-213542
公開番号（公開出願番号）：特開2004-055954
出願日： 2002年07月23日
公開日（公表日）： 2004年02月19日
要約：

【課題】EMIノイズ低減とリワークビリティを実現する半導体集積回路およびそのレイアウト方法を提供できるようにする。【解決手段】エンベデットアレイ,セルベースICのようなASIC型の半導体集積回路において、EMIノイズ低減のためのデカップリング容量となり拡散層を共通に使用した電源容量セルと、配線層の変更によりNAND、NOR、フリップフロップを含む回路を構成できる機能ブロックセルとを備え、仕様変更等による回路の変更が発生した場合に、配線層のみの変更により、所望のEMIノイズ低減とリワークビリティとをも持たせたことを特徴とする。【選択図】 図1

請求項（抜粋）：

エンベデットアレイ,セルベースICのようなASIC型の半導体集積回路において、EMIノイズ低減のためのデカップリング容量となり拡散層を共通に使用した電源容量セルと、配線層の変更によりNAND、NOR、フリップフロップを含む回路を構成できる機能ブロックセルとを備え、仕様変更等による回路の変更が発生した場合に、配線層のみの変更により、所望のEMIノイズ低減とリワークビリティとをも持たせたことを特徴とする半導体集積回路。

IPC (4件)：

H01L21/82 ,  G06F17/50 ,  H01L21/822 ,  H01L27/04

FI (5件)：

H01L21/82 B ,  G06F17/50 658V ,  H01L27/04 A ,  H01L27/04 H ,  H01L21/82 C

Fターム (35件)：

5B046AA08 ,  5B046BA05 ,  5F038BH03 ,  5F038BH19 ,  5F038CA02 ,  5F038CA03 ,  5F038CA04 ,  5F038CA05 ,  5F038CA07 ,  5F038CA17 ,  5F038CD14 ,  5F038EZ20 ,  5F064AA03 ,  5F064AA04 ,  5F064BB05 ,  5F064BB06 ,  5F064BB07 ,  5F064BB19 ,  5F064CC12 ,  5F064CC23 ,  5F064DD02 ,  5F064DD03 ,  5F064DD04 ,  5F064DD07 ,  5F064DD13 ,  5F064DD15 ,  5F064DD20 ,  5F064DD24 ,  5F064EE02 ,  5F064EE03 ,  5F064EE43 ,  5F064EE45 ,  5F064EE52 ,  5F064HH06 ,  5F064HH12

引用特許：

審査官引用 (6件)

• 半導体集積回路装置、半導体集積回路装置が発するノイズの低減方法、半導体集積回路装置の内部電源システム
  公報種別：公開公報   出願番号：特願平8-283990   出願人：株式会社東芝
• LSI配置方法
  公報種別：公開公報   出願番号：特願平11-079927   出願人：松下電器産業株式会社
• 特開平4-154158
  
• 半導体集積回路のレイアウト方法
  公報種別：公開公報   出願番号：特願2000-049123   出願人：エヌイーシーマイクロシステム株式会社
• 特開平4-154158
  
• 特開平4-154158