特許

J-GLOBAL ID：200903081809234334

シンクロナス式ダイナミック型半導体記憶装置

発明者： 藪 彰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-078716
公開番号（公開出願番号）：特開平10-275464
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：

【要約】【課題】 プリチャージに必要な時間を意識せずに描画を可能にし、描画性能を向上させるシンクロナス式ダイナミック型半導体記憶装置を提供する。【解決手段】 コマンドディレイFIFO103及びデータディレイFIFO102に外部から入力するコマンド及びデータを一時的に蓄積し、コマンドプリフェッチコントロール部101が、モードレジスタ107から出力された信号に基づきコマンドディレイFIFO103及びデータディレイFIFO102にコマンド及びデータを蓄積させるか否かを判定し、蓄積しないコマンドとデータとを論理回路部108に出力し、コマンドとデータとの一時蓄積を開始した際に外部にBusy信号116を出力し、CSコントロール部104がコマンドプリフェッチコントロール部101からの信号に基づきCS信号を制御する。

請求項（抜粋）：

外部から入力するコマンドを一時的に蓄積するコマンドディレイFIFOと、外部から入力するデータを一時的に蓄積するデータディレイFIFOと、モードレジスタから出力された信号に基づき、前記コマンドディレイFIFOにコマンドを蓄積させるか否か、及び前記データディレイFIFOにデータを蓄積させるか否かを判定し、蓄積させないコマンドとデータとを論理回路部に出力し、かつコマンドとデータとの一時蓄積を開始した際に外部にBusy信号を出力するコマンドプリフェッチコントロール部と、前記コマンドプリフェッチコントロール部から出力された信号に基づき内部CS信号を制御するCSコントロール部とを有することを特徴とするシンクロナス式ダイナミック型半導体記憶装置。

IPC (2件)：

G11C 11/407 ,  G11C 11/401

FI (2件)：

G11C 11/34 362 S ,  G11C 11/34 371 H

引用特許：

審査官引用 (1件)

• ホース結合構造
  公報種別：公開公報   出願番号：特願平5-196497   出願人：豊田合成株式会社