特許
J-GLOBAL ID:200903081854165254
回路基板
発明者:
,
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:公開公報
出願番号(国際出願番号):特願2005-031669
公開番号(公開出願番号):特開2006-222126
出願日: 2005年02月08日
公開日(公表日): 2006年08月24日
要約:
【課題】 半田の再溶融による流れ出しを防止した回路基板を提供する。【解決手段】 回路基板は、表面に複数の電極パッド11が形成された配線基板1と、電極パッド11に半田を介して接続された電子部品21と、電子部品21を封止するように表面に形成された樹脂部41とを備える。配線基板1の表面には、複数の溝31が形成されている。溝31は、互いに隣り合う電極パッド11の間に延びるように複数配置され、溝31は、互いに実質的に分離して形成されている。溝31は、隣り合う電極パッド11のうち、一の電極パッド11を他の電極パッド11に投影したときに影となる領域を横断するように形成されている。【選択図】 図1
請求項(抜粋):
表面に複数の第1の電極が形成された基体と、
前記第1の電極に半田を介して接続された電子部品と、
前記電子部品を封止するように前記基体の表面に形成された第1の樹脂部と
を備え、
前記表面に複数の第1の溝が形成され、
前記第1の溝は、互いに隣り合う前記第1の電極の間に延びるように複数配置され、
前記第1の溝は、互いに実質的に分離して形成され、
前記第1の溝は、隣り合う前記第1の電極のうち、一の電極を他の電極に投影したときに影となる領域を横断するように形成された、回路基板。
IPC (3件):
H05K 3/34
, H05K 1/02
, H05K 3/28
FI (3件):
H05K3/34 501Z
, H05K1/02 C
, H05K3/28 G
Fターム (21件):
5E314BB12
, 5E314CC01
, 5E314FF01
, 5E314FF21
, 5E314GG11
, 5E319AA03
, 5E319AC01
, 5E319AC20
, 5E319CC33
, 5E319CD26
, 5E319GG05
, 5E338AA02
, 5E338AA03
, 5E338BB02
, 5E338BB13
, 5E338BB19
, 5E338BB63
, 5E338BB75
, 5E338CD32
, 5E338EE26
, 5E338EE53
引用特許:
前のページに戻る