特許
J-GLOBAL ID：200903081915407906
二重化情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-104746
公開番号（公開出願番号）：特開平11-296394
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【課題】 ハードウェアを二重化した常用冗長コンピュータシステムにおいて、最小限のコスト追加により外乱要因による過渡フォールトや間欠フォールトへの対策を提供する。【解決手段】 第1及び第2の情報処理構成要素11,21の動作又は出力に不一致があり、いずれの情報処理構成要素にもフォールトの発生が検出されない場合に、再実行の後、なお、情報処理構成要素どうしの動作又は出力に不一致があり、いずれの情報処理構成要素にも、フォールトの発生が検出されないときに、各情報処理構成要素毎に、出力結果と上記結果記憶手段13,23に記憶された不一致結果とを、それぞれ比較することにより、該比較結果に応じてシステムの運用構成を決定する手段と、を有することを特徴とする二重化情報処理装置。
請求項（抜粋）：
ハードウェアを二重化した常用冗長コンピュータシステムにおいて、第1及び第2の情報処理構成要素の動作又は出力に不一致があり、いずれの情報処理構成要素にもフォールトの発生が検出されない場合に、上記不一致が発生した結果を、それぞれ、対応する情報処理構成要素において記憶しておくための結果記憶手段と、再実行の後、なお、第1及び第2の情報処理構成要素の動作又は出力に不一致があり、いずれの情報処理構成要素にも、フォールトの発生が検出されないときに、各情報処理構成要素毎に、出力結果と上記結果記憶手段に記憶された不一致結果とを、それぞれ比較する手段と、該比較結果に応じてシステムの運用構成を決定する手段と、を有することを特徴とする二重化情報処理装置。
IPC (2件)：
G06F 11/18 310
, G06F 11/18
G06F 11/18 310 C
, G06F 11/18 310 G
