特許

J-GLOBAL ID：200903082055936899

半導体装置の製造方法

発明者： 杉本 賢 ,  綿谷 宏文 ,  井上 健剛
出願人/特許権者： 富士通株式会社
代理人 (4件)： 眞鍋 潔 ,  柏谷 昭司 ,  渡邊 弘一 ,  伊藤 壽郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-056379
公開番号（公開出願番号）：特開2007-234961
出願日： 2006年03月02日
公開日（公表日）： 2007年09月13日
要約：

【課題】半導体装置の製造方法に関し、段差部側壁に在る酸化膜を異方性エッチングのみで除去することを可能にして、素子分離領域に沈み込みが発生することを抑止し、また、酸化膜マスクのアンダーカットに依る寸法制度の劣化を抑止できるようにする。【解決手段】段差をもつシリコン基板1上に段差被覆性(カバレッジ)が悪い酸化膜11を形成する工程と、酸化膜11上にマスクパターンを形成する為のレジスト膜6を形成する工程と、ドライエッチング法を適用することに依り、レジスト膜6をマスクとして酸化膜11の異方性エッチングを行なってマスクパターンを形成する工程とが含まれる。【選択図】 図1

請求項（抜粋）：

段差をもつ基板上に段差被覆性が悪い酸化膜を形成する工程と、 該酸化膜上にマスクパターンを形成する為のレジスト膜を形成する工程と、 ドライエッチング法を適用することに依り、該レジスト膜をマスクとして該酸化膜の異方性エッチングを行なってマスクパターンを形成する工程と が含まれていることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/823 ,  H01L 27/06 ,  H01L 21/824 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/306

FI (4件)：

H01L27/06 102A ,  H01L27/06 321C ,  H01L27/04 R ,  H01L21/302 301S

Fターム (14件)：

5F004AA02 ,  5F004DA00 ,  5F004DA15 ,  5F004DA16 ,  5F004DA26 ,  5F038AR01 ,  5F038AR12 ,  5F038EZ15 ,  5F038EZ20 ,  5F048AC01 ,  5F048AC10 ,  5F048BA01 ,  5F048BG13 ,  5F048DA23

引用特許：

出願人引用 (1件)

• 半導体素子の形成方法
  公報種別：公開公報   出願番号：特願平5-298097   出願人：シャープ株式会社