特許
J-GLOBAL ID：200903082061299264
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-239347
公開番号（公開出願番号）：特開平10-092950
出願日： 1996年09月10日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 従来の通常ウェル構造のMOSトランジスタでは、ソース/ドレイン容量の低減が難しく、スペックの条件を満たすことが難しくなってきている。【解決手段】 入出力バッファ回路の構成に用いる比較的サイズの大きなMOSトランジスタについては、そのソース/ドレイン領域の下部にはウェルを形成せず、ソース/ドレイン領域の下部の領域の不純物濃度を半導体基板の濃度以上、通常ウェルの濃度以下とする。これによってソース/ドレイン容量を低減でき、この半導体装置の接合容量を低減することが可能となる。
請求項（抜粋）：
半導体基板上に形成された同導電型の第一、第二のMOSトランジスタを含む半導体装置において、上記第一のMOSトランジスタは第一の不純物濃度のウェル上に形成され、上記第二のMOSトランジスタは、その構成要素の内、ソース/ドレイン領域が第二の不純物濃度の上記半導体基板に接して形成され、上記第二のMOSトランジスタのチャネル領域及びその下部、並びに上記第二のMOSトランジスタの周囲に位置する素子分離領域下部は、いずれも第一の不純物濃度の領域上に形成され、上記第一の不純物濃度は、上記第二の不純物濃度よりも大きな値であることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8238
, H01L 27/092
, H01L 29/78
H01L 27/08 321 B
, H01L 29/78 301 H
