特許

J-GLOBAL ID：200903082104894986

半導体素子の製造方法

発明者： 宇佐見 隆志
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-152308
公開番号（公開出願番号）：特開平5-343542
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 本発明は、多層配線構造を有する半導体素子の層間絶縁膜、特にプラズマSiO膜(P-SiO)とO3 TEOS NSG膜とを用いた絶縁膜の形成方法に関するもので、この膜に含まれる水分による悪影響を除去することを目的とするものである。【構成】 前記目的のため本発明は、P-SiO膜13を形成する際、赤外吸収スペクトルの3650cm-1付近に現われるSi-OHピークの吸収係数が1.5×102 cm-1以下になるようにし、その上にO3 TEOS NSG膜14を形成した後、P-SiO膜13を水分が透過せず、O3 TEOS NSG膜14中の水分が外方に放出される条件の温度で加熱処理するようにしたものである。

請求項（抜粋）：

(a)半導体基板上に、金属配線層を形成する工程、(b)前記金属配線層の上に、プラズマCVDシリコン酸化膜を、赤外吸収スペクトルにおいて3650cm-1付近に現われるSi-OHピークの吸収係数が1.5×102 cm-1以下になるように制御して形成する工程、(c)前記プラズマCVDシリコン酸化膜上にO3 TEOS常圧シリコン酸化膜を形成する工程、(d)前記プラズマCVDシリコン酸化膜には水分が透過せず、かつ前記O3TEOS常圧シリコン酸化膜中の水分が外方に放出される条件の温度で加熱処理を行なう工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L 21/90 ,  H01L 21/316 ,  H01L 21/324

引用特許：

審査官引用 (2件)

• 特開昭60-035521
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-027516   出願人：日本電信電話株式会社