特許

J-GLOBAL ID：200903082116900051

半導体集積回路

発明者： 田中 美紀 ,  北出 修 ,  星田 哲司 ,  阿波野 博昭 ,  桜井 幹夫 ,  山崎 恭治 ,  山岡 茂
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-336997
公開番号（公開出願番号）：特開平7-202131
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 プロセスのばらつきによりトランジスタのゲート長Lsiが通常よりも細くなったとき生じる動作タイミングのずれ及び動作電流の増加を防止することができる半導体集積回路を提供する。【構成】 ゲート長Lsiが大きく、プロセスがばらついても動作特性がほとんど変化しないトランジスタからなるインバータ11と、ゲート長Lsiが短く、プロセスがばらつくと動作特性が変化するトランジスタからなるインバータ12とを含み、ゲート長Lsiが短くなったときにLレベルを出力する検出回路1aと、検出回路1aによりいずれかが選択される、通常のバイアス電圧を発生する第1のVBB発生回路2a及び動作特性の変化を補償するように強いバイアス電圧を発生する第2のVBB発生回路3aとを備える。

請求項（抜粋）：

半導体基板上に形成されたトランジスタの制御電極の長さを検出する検出手段と、上記検出手段の出力に応じた電位を上記半導体基板に供給する電位供給手段とを備えた半導体集積回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/06

FI (2件)：

H01L 27/04 G ,  H01L 27/06 331

引用特許：

審査官引用 (3件)

• 特開平4-247653
  
• 特開昭63-148672
  
• MOS型電界効果トランジスタ集積回路
  公報種別：公開公報   出願番号：特願平5-344981   出願人：日本電信電話株式会社