特許
J-GLOBAL ID:200903082333363129
半導体記憶装置、表示装置及び携帯電子機器
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-034307
公開番号(公開出願番号):特開2004-247436
出願日: 2003年02月12日
公開日(公表日): 2004年09月02日
要約:
【課題】メモリ機能体が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とを分離し、メモリ機能を損なわず、ゲート絶縁膜を薄膜化して短チャンネル効果を抑制し、微細化を図る。【解決手段】半導体層102上にゲート絶縁膜103を介して形成されたゲート電極104と、ゲート電極104下に配置されたチャネル領域と、チャネル領域の両側で、チャネル領域と逆導電型の拡散領域107abと、ゲート電極104の両側で、電荷を保持する機能を有するメモリ機能体109とからなるメモリ素子1と、増幅器とを備え、前記メモリ素子の出力が増幅器に入力されるようにメモリ素子と増幅器とが接続されてなる半導体記憶装置。【選択図】 図1
請求項(抜粋):
半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
該ゲート電極下に配置されたチャネル領域と、
該チャネル領域の両側に配置され、該チャネル領域と逆導電型を有する拡散領域と、
該ゲート電極の両側に形成され、電荷を保持する機能を有するメモリ機能体とからなるメモリ素子と、増幅器とを備え、
前記メモリ素子の出力が増幅器に入力されるようにメモリ素子と増幅器とが接続されてなることを特徴とする半導体記憶装置。
IPC (7件):
H01L21/8247
, G11C16/02
, G11C16/04
, G11C16/06
, H01L27/115
, H01L29/788
, H01L29/792
FI (5件):
H01L29/78 371
, H01L27/10 434
, G11C17/00 634A
, G11C17/00 622Z
, G11C17/00 641
Fターム (38件):
5B025AC04
, 5B025AD05
, 5F083EP18
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP62
, 5F083EP64
, 5F083EP67
, 5F083EP69
, 5F083ER02
, 5F083ER11
, 5F083ER30
, 5F083GA01
, 5F083GA05
, 5F083GA17
, 5F083HA02
, 5F083JA02
, 5F083LA03
, 5F083ZA06
, 5F083ZA12
, 5F083ZA14
, 5F083ZA21
, 5F101BA42
, 5F101BA45
, 5F101BA54
, 5F101BB02
, 5F101BC11
, 5F101BD03
, 5F101BD12
, 5F101BD15
, 5F101BD22
, 5F101BD30
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF05
, 5F101BH21
引用特許: