特許

J-GLOBAL ID：200903082358292765

半導体メモリ装置

発明者： 杉林 直彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012268
公開番号（公開出願番号）：特開平11-273345
出願日： 1999年01月20日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】センスアンプ列を選択する選択信号の生成の際にアドレスをデコードする論理ゲートの数を削減し、センスアンプ列に接続されるセルアレイを高速で選択する。【解決手段】ブロックアドレスX5〜X0に基づきセンスアンプ列102を選択する際に、ブロックアドレスX5〜X0のうち下位2ビットX1,X0をグレーコード順に並べる。そして、その2ビットX1,X0のうちX1をセンスアンプ選択回路106のナンドゲート110へプリデコード信号C1として与え、かつX0をセンスアンプ選択回路106のナンドゲート110へプリデコード信号C2として与える。

請求項（抜粋）：

複数のセルアレイと、各セルアレイのセルをワード線を介し行方向に選択する複数のデコーダと、各セルアレイ間に各個に配置されるとともに、隣接する列方向の各セルアレイのセルに対しそれぞれビット線を介し千鳥状に接続される各センスアンプを有する複数のセンスアンプ列と、複数のアドレスビットに基づき前記センスアンプ列内のセンスアンプを選択する選択信号を出力する複数のセンスアンプ選択回路とを有する半導体メモリ装置において、前記センスアンプ選択回路に入力される複数のアドレスビットのうち、下位2つのアドレスビットはグレーコード順に配列されていることを特徴とする半導体メモリ装置。

IPC (3件)：

G11C 11/408 ,  G11C 11/409 ,  G11C 11/401

FI (3件)：

G11C 11/34 354 B ,  G11C 11/34 353 E ,  G11C 11/34 362 H

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-312990   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 特開平2-078094