特許
J-GLOBAL ID：200903082563682789
位置合わせ精度検出方法および位置合わせ精度検出装置並びにその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-345057
公開番号（公開出願番号）：特開平10-189678
出願日： 1996年12月25日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 半導体製造におけるレジストパターンの合わせずれ量を精度良く測定する手段を提供する。【解決手段】 層間絶縁膜12の空けられた窓部13に密着層からなる電気抵抗Rnを下層メタル配線10と上層メタル配線11との間に設けて位置合わせずれを検出する検出パターンを構成し、その抵抗値Rnを測定することにより位置合わせずれ量の検出を行う位置合わせ精度検出方法と装置を構成する。また、上述した位置合わせ精度検出装置の下層メタル配線10と上層メタル配線11との間に校正手段を設け、その出力に基づいて、位置合わせずれ量を補正することを付加し、より検出精度の高い位置合わせ精度検出方法と装置を構成する。また、検出パターンを複数形成し、これらを直列に接続して検出感度を増大させる。更に、直交する2方向に検出パターンを形成して、何れの方向の位置ずれをも検出できる構成にする。
請求項（抜粋）：
半導体装置の製造におけるレジストパターンニングの位置合わせ精度の検出において、半導体装置の上層メタル配線と下層メタル配線との間に形成する位置合わせパターンの電気抵抗部の抵抗値を測定することにより位置合わせずれ量の検出を行うことを特徴とする位置合わせ精度検出方法。
IPC (2件)：
H01L 21/66
, H01L 21/3205
H01L 21/66 Y
, H01L 21/66 J
, H01L 21/88 Z
