特許

J-GLOBAL ID：200903082656164567

シリアル転送バス用の送受信マクロを有する集積回路装置

発明者： 吉田 俊一 ,  谷 昌昭 ,  古屋 健二 ,  原 章雄 ,  倉田 智生
出願人/特許権者： 富士通株式会社
代理人 (2件)： 土井 健二 ,  林 恒徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-363038
公開番号（公開出願番号）：特開2005-128747
出願日： 2003年10月23日
公開日（公表日）： 2005年05月19日
要約：

【課題】送受信マクロにFIFOなどの送受信バッファを設け、CPUへの割込頻度を上げることなく、シリアル転送バスのデータ転送量を増大させる。【解決手段】 集積回路装置は、所定の処理を実行するCPUと、シリアル転送バスを介して外部デバイスとアドレス及びデータをシリアル転送する送受信マクロをと有する。この送受信マクロは、CPUへの割込を発生することなく送受信バッファに格納されたデータを送信するデータ送信ユニットとを有する。そして、アクノリッジ検出ユニットは、所定単位のデータの送信に対応して受信側デバイスから送信されるデータアクノリッジ信号を検出しない場合に、CPUに割込を発生する。これにより、CPUはデータ転送を終了させることができる。【選択図】図3

請求項（抜粋）：

シリアル転送バスを介して外部デバイスとアドレス及びデータをシリアル転送する送受信マクロを有する集積回路装置において、 所定の処理を実行するCPUを有し、 前記送受信マクロは、 前記CPUからアクセスされ、前記シリアル転送バスに対して送信または受信される複数単位のデータを格納する送受信バッファと、 前記所定単位のデータの送信に応答して受信側デバイスから送信されるデータアクノリッジ信号を検出するアクノリッジ信号検出ユニットと、 前記アクノリッジ信号検出ユニットによる前記データアクノリッジ信号の検出に応答して、前記CPUへの割込を発生することなく前記送受信バッファに格納されたデータを送信するデータ送信ユニットとを有し、 前記アクノリッジ検出ユニットは、前記所定単位のデータの送信に対応して受信側デバイスから送信されるデータアクノリッジ信号を検出しない場合に、前記CPUにデータアクノリッジ信号未検出の割込を発生することを特徴とする集積回路装置。

IPC (2件)：

G06F13/38 ,  G06F9/46

FI (2件)：

G06F13/38 350 ,  G06F9/46 310F

Fターム (7件)：

5B077AA23 ,  5B077FF03 ,  5B077MM01 ,  5B077MM02 ,  5B098AA05 ,  5B098BA01 ,  5B098BB03

引用特許：

出願人引用 (1件)

• I2Cバスを含むグローバル・シリアル・バスに製造テスト・インタフェースを接続するための方法および装置
  公報種別：公開公報   出願番号：特願2000-039822   出願人：インターナショナル・ビジネス・マシーンズ・コーポレ-ション

審査官引用 (4件)

• マルチプロトコル型シリアル通信装置及びマイクロコンピュータ
  公報種別：公開公報   出願番号：特願2001-124248   出願人：株式会社デンソー
• IICバス制御システム及びその制御回路
  公報種別：公開公報   出願番号：特願平10-027616   出願人：日本電気エンジニアリング株式会社
• シリアル通信装置
  公報種別：公開公報   出願番号：特願平5-232090   出願人：三菱電機株式会社
• データ転送システム装置及びそのデータ転送方法
  公報種別：公開公報   出願番号：特願2000-105097   出願人：株式会社リコー