特許
J-GLOBAL ID：200903099825452089
シリアル通信装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-232090
公開番号（公開出願番号）：特開平7-084943
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 複数デバイスによる通信開始信号の重複発生を防止し、通信開始信号の発生を禁止されたことをCPUが容易に認識することのできるシリアル通信装置を得る。【構成】 他のマスタデバイスより通信開始信号が発生されていることを認識して、自分自身による通信開始信号の発生を禁止するスタートコンディション禁止回路と、このスタートコンディション禁止回路によってリセットされる送受信ビット、およびマスタ・スレーブビットを備える。
請求項（抜粋）：
複数のデバイスをクロックラインとデータラインによって接続し、前記デバイス中の1つが通信に際してクロックを発生させるマスタデバイスとなり、他が前記マスタデバイスの発生するクロックに同期してデータ通信を行うスレーブデバイスとなって、アドレスデータおよび制御データを伝送するシリアル通信装置において、前記マスタデバイスが前記スレーブデバイスに対して確認応答信号を生成しない場合に、前記確認応答信号を受信しないことを検出すると、データ通信の方向を決定する送受信ビットをリセットするリセット回路を設けたことを特徴とするシリアル通信装置。
IPC (3件)：
G06F 13/38 350
, H04L 7/04
, H04L 29/08
