FIFO記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-315112
公開番号（公開出願番号）：特開2001-134421
出願日： 1999年11月05日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】回路規模を低く押さえかつ安価に構成できるFIFO型記憶装置を提供する。【解決手段】 FIFOメモリ1は、一時にデータ書き込み又は読み出し動作のいずれかのみ可能なシングルポートメモリ11と、データ書き込み動作と読み出し動作が同時に可能な非同期デュアルポートメモリ13と、書き込み要求があったときに入力ポートAを介して入力したデータをシングルポートメモリ11に書き込み、また、シングルポートメモリ11への書き込みを行なわない期間にシングルポートメモリ11からデュアルポートメモリ13へデータを転送するように、メモリ11、13を制御する入力制御部14と、読み出し要求があったときにデュアルポートメモリ13からデータを読み出して出力ポートBを介して出力するようにメモリ13を制御する出力制御部16とを備える。

請求項（抜粋）：

第1のクロックに同期して入力ポートを介して入力したデータを、その入力順に第2のクロックに同期して出力ポートを介して出力する記憶装置において、一時にデータの書き込み又は読み出し動作のいずれかのみが可能なメモリ素子であって、入力したデータを出力のために保持するシングルポートメモリと、データの書き込み又は読み出し動作を非同期に実行可能なメモリ素子であって、上記シングルポートメモリ及び外部装置との間でデータを非同期に転送するデュアルポートメモリと、上記シングルポートメモリ及びデュアルポートメモリに対するデータの書き込み及び読み出し動作を制御する制御手段とを備えたことを特徴とするFIFO記憶装置。

引用特許：

出願人引用 (3件)

特開平4-268850
FiFoメモリ制御回路
公報種別：公開公報出願番号：特願平9-338468 出願人：東芝テック株式会社
特開平4-021123

審査官引用 (3件)

特開平4-268850
FiFoメモリ制御回路
公報種別：公開公報出願番号：特願平9-338468 出願人：東芝テック株式会社
特開平4-021123

前のページに戻る