特許

J-GLOBAL ID：200903082675535932

半導体装置およびその製造方法

発明者： 中原 寧
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-148127
公開番号（公開出願番号）：特開平10-335660
出願日： 1997年06月05日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 本発明の目的は、選択成長を用いることなく拡散層容量を小さくし、かつ拡散層を浅くして小型化した絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法を提供する。【解決手段】 絶縁ゲート型電界効果トランジスタを形成する半導体基板101内のゲート電極105の下方に素子分離絶縁領域102によって区分されて形成された素子領域において、該素子領域の2種の拡散層112、113の形成される部分における素子分離絶縁領域102と接する位置と、ゲート電極105の側面との間隔が、ゲート電極105の高さ以下であり、2種の拡散層がいずれも上層112と下層113とより形成され、該拡散層上層112のゲート電極側の端部と素子分離絶縁領域側の端部との距離がゲート電極105の高さ以上であり、素子分離領域側の端部が素子分離領域102上に形成されている。

請求項（抜粋）：

第1導電型の半導体基板上にゲート絶縁膜を介して設けられ絶縁性の側壁を有するゲート電極と、前記ゲート電極を中心として間隔をおいて前記半導体基板上に形成されいずれも該基板とは異なる第2導電型であるソースを構成する拡散層とドレインを構成する拡散層とを有し、前記ゲート電極によって2種の前記拡散層間を流れる電流を制御する絶縁ゲート型電界効果トランジスタを備えた半導体装置であって、前記絶縁ゲート型電界効果トランジスタを形成する前記半導体基板内の前記ゲート電極の下方に素子分離絶縁領域によって区分されて形成された素子領域において、該素子領域の2種の前記拡散層の形成される部分における前記素子分離絶縁領域と接する位置と、前記ゲート電極の側面との間隔が、前記ゲート電極の高さ以下であり、2種の前記拡散層がいずれも上層と下層とより形成され、該拡散層上層の前記ゲート電極側の端部と前記素子分離絶縁領域側の端部との距離が前記ゲート電極の高さ以上であり、前記素子分離領域側の端部が前記素子分離領域上に形成されている、ことを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 L ,  H01L 29/78 301 S ,  H01L 29/78 301 R

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-211492   出願人：三洋電機株式会社