特許

J-GLOBAL ID：200903082743638109

メモリ装置

発明者： 宗友 正
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225187
公開番号（公開出願番号）：特開平7-056812
出願日： 1993年08月18日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 キャッシュ内蔵DRAMのアクセス時の高速化を図る。【構成】 DRAMを2つのバンク3,4に分け、連続アドレスのうち偶数アドレスをバンク3に、奇数アドレスをバンク4に割当てる。アドレスタグメモリ13にてキャッシュヒットと判断された場合、DRAMアクセスはせず、高速キャッシュメモリ12へアクセスする。キャッシュミス時は、DRAMのバンク3,4に対してインタリーブ方式でアクセスするので、各バンクの行列線のチャージアップ時間が夫々半分となり高速化できる。

請求項（抜粋）：

奇数及び偶数アドレスが夫々割当てられた第1及び第2のバンクに分割されたランダムアクセスメモリと、このランダムアクセスメモリの記憶データの一部写しを格納したより高速のキャッシュメモリと、入力アドレスに対応したデータが前記キャッシュメモリに格納されているかどうかを判断するキャッシュヒット判断手段と、リードサイクルにおいて、前記キャッシュヒット判断手段によりキャッシュヒットと判断されたとき前記キャッシュメモリから前記入力アドレスに対応するデータを読出すよう制御し、ミスヒットと判断されたとき前記入力アドレスに対応するデータを前記ランダムアクセスメモリの第1及び第2のバンクから交互に連続してデータを読出すよう制御する制御手段と、を含むことを特徴とするメモリ装置。

IPC (3件)：

G06F 12/08 ,  G11C 11/41 ,  G11C 11/401

FI (2件)：

G11C 11/34 Z ,  G11C 11/34 371 Z

引用特許：

審査官引用 (2件)

• キャッシュメモリシステム
  公報種別：公開公報   出願番号：特願平3-027481   出願人：松下電器産業株式会社
• 特開平3-228150