半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願2008-151639
公開番号（公開出願番号）：特開2009-302631
出願日： 2008年06月10日
公開日（公表日）： 2009年12月24日
要約：

【課題】高精度に設定された受端抵抗を備えた半導体集積回路装置を提供する。【解決手段】第1回路の第1端子は、所望の抵抗値を有する抵抗素子が接続され、電圧比較部は、第1端子の電圧と第1中間電圧との比較出力信号を形成し、制御論理部は、スイッチ部を制御して第2中間電圧を第2抵抗回路のMOSFETのゲートに供給し、第1抵抗回路の複数のMOSFETのオン/オフ制御により合成抵抗値を一方から他方に向けて変化させ、電圧比較出力が反転した時点のオン/オフ制御検知して記憶する。スイッチ部を制御して電圧比較出力を第2抵抗回路のMOSFETのゲートに供給する。第2回路の第3抵抗回路は、第1抵抗回路と同様な複数のMOSFETがオン/オフ制御され、第4抵抗回路のMOSFETのゲートは、第2抵抗回路のMOSFETのゲートと同じ電圧比較出力が供給される。【選択図】図1

請求項（抜粋）：

第1回路、第2回路及び第3回路を有し、上記第1回路は、第1端子と、第1抵抗回路と、第2抵抗回路と、電圧比較部と、スイッチ部と、制御論理部とを有し、上記第1端子は、動作電圧に対応した外部の第1電圧との間に所望の抵抗値を有する抵抗素子を接続するものであり、上記第1抵抗回路は、上記第1端子と動作電圧に対応した第2電圧との間に並列形態に設けられた複数の第1MOSFETを有し、上記第2抵抗回路は、上記第1端子と上記第2電圧との間に設けられた第2MOSFETを有し、上記電圧比較部は、上記第1端子の電圧と、上記第1電圧と上記第2電圧との間の第1中間電圧との比較出力信号を形成し、上記制御論理部は、上記スイッチ部を制御して上記第1電圧と第2電圧との間の第2中間電圧を上記第2MOSFETのゲートに供給し、上記複数の第1MOSFETのオン/オフ制御により合成抵抗値を最大値から最小値に又は最小値から最大値に向けて変化させ、上記電圧比較部の比較出力信号が一方から他方に反転した時点の上記複数の第1MOSFETのオン状態の組み合わせを検知して記憶する第1動作と、上記記憶情報により上記第1MOSFETのオン/オフ状態にし、上記スイッチ部を制御して上記電圧比較部の比較出力信号を上記第2MOSFETのゲートに供給する第2動作とを行い、上記第2回路は、第2端子と、第1抵抗回路と同様の回路構成にされた複数の第3MOSFETからなる第3抵抗回路と、第2抵抗回路と同様な回路構成にされた第4MOSFETからなる第4抵抗回路を有し、上記複数の第3MOSFETは、上記複数の第1MOSFETのオン/オフを制御する上記記憶情報により同様にオン/オフ制御され、上記第4MOSFETのゲートは、上記第2MOSFETのゲートに供給される上記電圧比較部の比較出力信号が供給され、上記第3回路は、上記第2端子から供給される入力信号を受信する入力回路を有する半導体集積回路装置。

IPC (4件)：

H03K 19/017 , H01L 21/822 , H01L 27/04 , H03H 11/24

FI (4件)：

H03K19/00 101K , H01L27/04 V , H03H11/24 B , H03K19/00 101Q

Fターム (37件)：

5F038AV06 , 5F038AV17 , 5F038AV18 , 5F038BB08 , 5F038BE08 , 5F038DF01 , 5F038DF20 , 5F038EZ20 , 5J056AA01 , 5J056AA40 , 5J056BB00 , 5J056CC00 , 5J056CC09 , 5J056DD13 , 5J056DD27 , 5J056DD51 , 5J056DD59 , 5J056EE06 , 5J056EE07 , 5J056EE15 , 5J056FF01 , 5J056FF06 , 5J056FF08 , 5J056GG07 , 5J056GG09 , 5J056GG13 , 5J056GG14 , 5J056KK03 , 5J098AA03 , 5J098AA11 , 5J098AB02 , 5J098AB30 , 5J098AC06 , 5J098AD18 , 5J098AD20 , 5J098AD26 , 5J098EA01

引用特許：

出願人引用 (1件)

半導体集積回路
公報種別：公開公報出願番号：特願平9-305929 出願人：株式会社東芝

前のページに戻る