半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク

発明者：
出願人/特許権者：
代理人 (1件)：竹村壽
公報種別：公開公報
出願番号（国際出願番号）：特願平8-204236
公開番号（公開出願番号）：特開平10-032253
出願日： 1996年07月15日
公開日（公表日）： 1998年02月03日
要約：

【要約】【課題】 OPCにより補正するポリデータ量を減らし、CAD処理時間を短縮し、各セル毎にOPCによる補正を実行し、製品TATの短縮を実現できる半導体装置、基本セルライブラリ、半導体装置の製造方法、基本セルライブラリの形成方法及びマスクを提供する。【解決手段】基本セルライブラリに登録された基本セルは、外周にダミー配線パターン4を予め形成しておく。これにより基本セル内で回路に使用しているポリシリコンゲート3とこれに近接するダミー配線パターン4のポリシリコン配線までの距離をセル内で確定することができる。その結果基本セル内のすべてのポリシリコンゲートの光近接効果によるポリ幅変動の大きさが予測されるのでこのポリ幅変動に基づいてゲート幅を補正するマスク上のOPCによる補正値をセル内のみで決定することができる。

請求項（抜粋）：

ダミー配線パターンが外周に配置されている基本セルを少なくとも1つ備えていることを特徴とする半導体装置。

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平7-107902 出願人：ソニー株式会社

前のページに戻る