特許
J-GLOBAL ID：200903083130268933

ディジタル画素センサ読出し情報内の画素の再配置のための回路及び方法

発明者：
オドゥトラ オルセイ エウェデミ

オドゥトラ オルセイ エウェデミ について

, 
ジョォンハン ジョン ドン

ジョォンハン ジョン ドン について

, 
リカード ジャンソン モッタ

リカード ジャンソン モッタ について

, 
デイヴィッド シアオ ドン ヤン

デイヴィッド シアオ ドン ヤン について


出願人/特許権者：
ピクシム インコーポレイテッド

ピクシム インコーポレイテッド について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-246261
公開番号（公開出願番号）：特開2002-165137
出願日： 2001年08月14日
公開日（公表日）： 2002年06月07日
要約：
【要約】【課題】 本発明の目的は画像センサの性能を改善する集積されたサポート回路を有するディジタル画像センサを提供することである。【解決手段】 画像センサは、センサ配列、画素データを蓄積するデータメモリ及び、画素正規化回路を有する。センサ配列は、画素要素の2次元配列と、シーンの画像を表す画素データとしてのディジタル信号を出力する。センサ配列から出力された画素データは、センサビット配置で配置され、そして、画素正規化回路は画素データを画素ビット順に再配置する。他の実施例では、画像センサはセンサ配列、データメモリ、及び、画素正規化回路を有し、全ては単一の集積回路上に形成される。画素正規化回路は、1つ又はそれ以上画素再配置回路、グレイコードからバイナリーへの変換回路、リセット減算回路及び、マルチプルサンプリング正規化回路を有する。最後にグレイコードからバイナリーへの変換回路は、高速変換のために設けられる。
請求項（抜粋）：
画像センサであって、シーンの画像を表す、センサビット配置に配置された画素データとして、ディジタル信号を出力する、2次元配列の画素要素を有するセンサ配列と、前記センサ配列と通信し、前記画素データを蓄積するためのデータメモリと、前記画素データを画素-ビット順に再配置し且つ前記再配置された画素データを出力信号として供給するために、前記データメモリに接続された画素正規化回路とを有する、画像センサ。
IPC (3件)：
H04N 5/335 ,  G06T 1/00 420 ,  H04N 1/028
FI (3件)：
H04N 5/335 P ,  G06T 1/00 420 G ,  H04N 1/028 Z
Fターム (22件)：
5B047AB02 ,  5B047BA03 ,  5B047BB04 ,  5B047BC01 ,  5B047CA23 ,  5B047CB30 ,  5C024BX01 ,  5C024CX43 ,  5C024HX01 ,  5C024HX23 ,  5C024HX51 ,  5C024HX57 ,  5C051AA01 ,  5C051BA02 ,  5C051DA06 ,  5C051DB01 ,  5C051DB07 ,  5C051DB18 ,  5C051DC03 ,  5C051DC07 ,  5C051DE00 ,  5C051FA00
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM