特許

J-GLOBAL ID：200903083293417561

不揮発性半導体記憶装置及びその製造方法

発明者： 小山 健一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-320507
公開番号（公開出願番号）：特開平9-162375
出願日： 1995年12月08日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 浮遊ゲートと制御ゲートの2層構造のゲート電極を要するNAND型フラッシュメモリにおいて、メモリセル間の素子分離特性を向上させることで、メモリセルアレイ部の高集積化を容易にする。【解決手段】 シリコン基板上にLOCOS酸化法でフィールド酸化膜を形成するが、このフィールド酸化膜は周辺トランジスタを素子分離するようにパターンニングしておき、メモリセル部には一様な膜厚のシリコン酸化膜を残す。次に、メモリセルの素子領域のシリコン酸化膜のみをドライエッチングで除去し、メモリセル部の素子分離酸化膜の加工を行う。シリコン基板表面にゲート酸化膜を形成した後に、浮遊ゲート電極を形成し、その後、シリコン酸化膜、制御ゲート電極を順次形成する。

請求項（抜粋）：

浮遊ゲートと制御ゲートが積層され、浮遊ゲートと基板の間でトンネル電流により電荷のやりとりをして書き込みおよび消去を行う書き換え可能なメモリセルが複数個ずつ直列接続されたNANDセルを構成し、このNANDセルがマトリクス状に配列されてメモリアレイが構成される不揮発性半導体記憶装置において、周辺回路を構成するトランジスタ素子を分離するためのフィールド酸化膜をNANDセルの素子領域の部分だけドライエッチングで除去されたNANDセルの素子分離膜を具備することを特徴とする不揮発性半導体記憶装置。

IPC (6件)：

H01L 27/115 ,  H01L 21/762 ,  H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  H01L 21/76 D ,  H01L 29/78 301 R ,  H01L 29/78 301 G ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-227599   出願人：株式会社東芝