特許

J-GLOBAL ID：200903083571134509

同期型半導体記憶装置

発明者： 大石 司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-107926
公開番号（公開出願番号）：特開平9-293374
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：

【要約】【課題】 外部クロック信号に対する同期動作完了までの時間を短縮することが可能な内部同期信号発生回路を有する同期型半導体記憶装置を提供する。【解決手段】 同期信号発生回路100は、外部クロック信号Ext.CLKを受けて、所定の時間遅延して出力する遅延回路110と、遅延回路110の出力と外部クロック信号Ext.CLKの位相を比較する位相比較器120と、位相比較器120の比較結果に基づいて、出力ノード140aに供給する定電流値をディジタル的に変化させる可変定電流源回路140と、出力ノード140aに供給される定電流値に応じて、遅延回路110の遅延量を調整する遅延制御回路150とを含む。遅延回路110の遅延量が、位相比較結果に応じて線形に変化する定電流値に応じて制御される。

請求項（抜粋）：

外部クロック信号に同期して記憶データを出力する同期型半導体記憶装置であって、行列状に配置される複数のメモリセルを有するメモリセルアレイと、ロウアドレスストローブ信号の活性化時に活性化され、行アドレス信号に応じて前記メモリセルアレイの対応する行を選択する行選択手段と、前記ロウアドレスストローブ信号の活性化に応じて前記外部クロック信号に対する同期動作を開始し、前記外部クロック信号に同期した内部クロック信号を出力する内部同期信号発生手段と、コラムアドレスストローブ信号の活性化時に活性化され、列アドレス信号に応じて前記メモリセルアレイの対応する列を選択し、選択された前記行および列に対応する前記メモリセルの記憶データを読出す列選択手段と、前記列選択手段からの前記記憶データを受けて、前記内部クロック信号に同期して出力するデータ出力手段とを備える、同期型半導体記憶装置。

IPC (2件)：

G11C 11/401 ,  G11C 11/407

FI (2件)：

G11C 11/34 362 C ,  G11C 11/34 354 C

引用特許：

出願人引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-156927   出願人：株式会社日立製作所
• マイクロプロセッサ
  公報種別：公開公報   出願番号：特願平6-181901   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-156927   出願人：株式会社日立製作所
• マイクロプロセッサ
  公報種別：公開公報   出願番号：特願平6-181901   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社