特許

J-GLOBAL ID：200903083712212363

電界効果トランジスタ及び半導体装置の製造方法

発明者： 手塚 勉 ,  杉山 直治
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-199820
公開番号（公開出願番号）：特開2003-017705
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 本発明は、格子緩和SiGe層の貫通転位密度を低減でき、この格子緩和SiGe層上に歪Si層或いは歪SiGe層を形成した電界効果トランジスタを提供することを目的とする。【解決手段】 絶縁層6上に形成された格子緩和Si1-x-vGexCv(0≦x、v≦1、0≦x+v≦1)層4と、格子緩和Si1-x-vGexCv層4上に形成された歪Si1-y-wGeyCw(0≦y、w≦1、0≦y+w≦1)層3と、歪Si1-y-wGeyCw層3上に形成されたゲート絶縁層2と、ゲート絶縁層2上に形成されたゲート電極1と、歪Si1-y-wGeyCw層3中に離間して形成されたソース領域及びドレイン領域8とを具備する電界効果トランジスタにおいて、絶縁層6はGe酸化物を1重量%以上含むGe酸化物含有層とする。

請求項（抜粋）：

基板と、前記基板上に形成され、Ge酸化物を1重量%以上含むGe酸化物含有層と、前記Ge酸化物含有層上に形成された格子緩和Si1-x-vGexCv(0≦x、v≦1、0≦x+v≦1)層と、前記格子緩和Si1-x-vGexCv層上に形成された歪Si1-y-wGeyCw(0≦y、w≦1、0≦y+w≦1)層と、前記歪Si1-y-wGeyCw層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記歪Si1-y-wGeyCw層中に離間して設けられたソース領域及びドレイン領域とを具備することを特徴とする電界効果トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 21/76 ,  H01L 21/762

FI (5件)：

H01L 29/78 618 B ,  H01L 29/78 618 E ,  H01L 29/78 626 C ,  H01L 21/76 D ,  H01L 21/76 R

Fターム (36件)：

5F032AA91 ,  5F032CA05 ,  5F032CA06 ,  5F032DA02 ,  5F032DA03 ,  5F032DA12 ,  5F032DA53 ,  5F032DA74 ,  5F110AA14 ,  5F110AA26 ,  5F110BB03 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD17 ,  5F110EE05 ,  5F110EE08 ,  5F110EE09 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG06 ,  5F110GG07 ,  5F110GG19 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG44 ,  5F110GG47 ,  5F110HM02 ,  5F110HM20 ,  5F110QQ17

引用特許：

審査官引用 (2件)

• SIMOX半導体構造および形成方法
  公報種別：公開公報   出願番号：特願2000-236905   出願人：インターナショナル・ビジネス・マシーンズ・コーポレ-ション
• 特開昭62-051240