特許

J-GLOBAL ID：200903083728251180

画像処理装置

発明者： 川本 啓之 ,  野水 泰之 ,  波塚 義幸 ,  宮崎 秀人 ,  宮崎 慎也 ,  高橋 祐二 ,  佐藤 多加子 ,  刀根 剛治 ,  吉澤 史男 ,  福田 拓章 ,  石井 理恵 ,  樗木 杉高
出願人/特許権者： 株式会社リコー
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願平11-306014
公開番号（公開出願番号）：特開2001-126057
出願日： 1999年10月27日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 画像処理ユニット(画像処理プロセッサー)のメモリーの容量が相対的に不足する場合であっても、画像処理プロセッサーを有効に活用し、高速な画像処理をおこなう画像処理装置を提供すること。【解決手段】 画像処理装置は、所定の長さの画素を読み出してバッファーリングしたのち、SIMD型プロセッサーへ書き込む入力I/F用メモリーIN_FIFOと、IN_FIFOから書き込まれた画素を一括して処理するSIMD型プロセッサーSIMDと、SIMDにより一括処理された画素を読み出してバッファーリングしたのち、所定の出力先へ書き込む出力I/F用メモリーOUT_FIFOとを備え、IN_FIFOおよびOUT_FIFOの読み込みおよび/または書き込みのタイミングを制御する。

請求項（抜粋）：

注目画素の周囲の画素を参照して当該画素の処理をおこなう画像処理装置において、所定の長さの画素を読み出してバッファーリングしたのち、SIMD型プロセッサーへ書き込む入力I/F用メモリーと、前記入力I/F用メモリーから書き込まれた画素を一括して処理するSIMD型プロセッサーと、前記SIMD型プロセッサーにより一括処理された画素を読み出してバッファーリングしたのち、所定の出力先へ書き込む出力I/F用メモリーと、前記入力I/F用メモリーおよび出力I/F用メモリーの読み込みおよび/または書き込みのタイミングを制御する制御手段と、を備えたことを特徴とする画像処理装置。

IPC (2件)：

G06T 1/60 ,  G06T 1/20

FI (2件)：

G06F 15/64 450 D ,  G06F 15/66 K

Fターム (6件)：

5B047AA30 ,  5B047BC23 ,  5B047EA07 ,  5B047EB04 ,  5B057AA20 ,  5B057CH04

引用特許：

審査官引用 (2件)

• 画像信号処理装置
  公報種別：公開公報   出願番号：特願平6-001311   出願人：ソニー株式会社
• 画像処理装置、画像処理方法及び画像処理制御プログラム記憶媒体
  公報種別：公開公報   出願番号：特願平9-008977   出願人：富士ゼロックス株式会社