画像信号処理装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001311
公開番号（公開出願番号）：特開平7-210662
出願日： 1994年01月11日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】水平ブランキング期間の短い映像信号でも、1水平期間ごとの画素データの並列処理を可能にする。【構成】水平期間に入力端子110より画素データを入力し、入力バッファ120にて所定の期間保持し、所定のブランキング期間を確保した後、シフトレジスタ130に転送する。その入力画素データを次のブランキング期間にシフトレジスタ130から演算部151〜153に転送し、次の水平期間に演算処理を行う。そして、次のブランキング期間の入力画素データの転送後、その演算結果のデータをシフトレジスタ130に転送する。そして、次の水平期間に、入力画素データを転送しながら前記結果データを出力バッファ140に転送する。出力バッファ140は、結果データを保持し、ブランキング期間を短縮する等して、所望の出力信号に同期して結果データを出力する。

請求項（抜粋）：

映像信号を一水平期間ごとに入力して保持し、入力した順序で該映像信号を出力可能な入力データバッファリング手段と、それぞれが、メモリ、該メモリの前段に設けられた入力データを選択可能な入力スイッチ、および、前記メモリの保持データを出力する出力スイッチを有するレジスタ回路が、複数設けられたレジスタ手段と、前記レジスタ手段内の各レジスタ回路に対応して設けられ、それぞれが、対応するレジスタ回路内の出力スイッチを介して対応するメモリに保持された映像信号を入力し、所定の画像処理を行い、対応するレジスタ回路内の入力スイッチの一方の端子に出力する演算処理ユニットが、複数設けられた演算処理手段と、制御手段とを有し、前記レジスタ手段のレジスタ回路内の入力スイッチの第2の端子には前記入力データバッファリング手段に保持された映像信号が入力可能な構成となっており、前記制御手段は、前記入力データバッファリング手段に保持された映像信号が前記レジスタ手段のメモリに入力されるように対応する入力スイッチを付勢し、さらに、メモリに保持された映像信号が対応する演算ユニットに出力されるよう出力スイッチを付勢し、前記複数の演算処理ユニットは前記対応するメモリから入力した映像信号について所定の画像処理を行い、前記制御手段は、前記画像処理終了後その結果が対応するレジスタに入力されるように入力スイッチを付勢し、前記制御手段は、前記入力データバッファリング手段から前記レジスタ手段への映像信号の転送を、前記レジスタ手段と前記演算処理ユニットの転送時間に相当する所定時間経過後に開始し、前記一水平期間内に終了するような所定の転送速度で行う画像信号処理装置。

IPC (3件)：

G06T 1/20 , G06T 5/20 , G06F 15/80

FI (2件)：

G06F 15/66 K , G06F 15/68 400 J

引用特許：

審査官引用 (6件)

ビデオ信号用プロセツサ
公報種別：公開公報出願番号：特願平3-150655 出願人：ソニー株式会社
信号処理用プロセツサ
公報種別：公開公報出願番号：特願平3-230305 出願人：ソニー株式会社
並列プロセツサ
公報種別：公開公報出願番号：特願平3-307561 出願人：ソニー株式会社

全件表示

前のページに戻る