特許
J-GLOBAL ID:200903083821215801
窒化物半導体素子および窒化物半導体素子の製造方法
発明者:
,
出願人/特許権者:
代理人 (3件):
稲岡 耕作
, 川崎 実夫
, 皆川 祐一
公報種別:公開公報
出願番号(国際出願番号):特願2008-267270
公開番号(公開出願番号):特開2009-117820
出願日: 2008年10月16日
公開日(公表日): 2009年05月28日
要約:
【課題】絶縁破壊を抑制することができ、チップ面積の縮小化を実現することができる、窒化物半導体素子およびその製造方法を提供すること。【解決手段】この窒化物半導体素子は、n+型GaN基板1と、n-型GaN層2、p型GaN層3およびn+型GaN層4が順に積層されてなる窒化物半導体積層構造部5とを備えている。窒化物半導体積層構造部5には、トレンチ7が形成されている。トレンチ7の壁面8には、ゲート絶縁膜9を介してゲート電極10が形成されている。n+型GaN層4には、ソース電極15がオーミック接触している。また、n+型GaN基板1の他方表面には、ドレイン電極18がオーミック接触している。ゲート絶縁膜9のコンタクト開口16から露出するn-型GaN層2上には、ショットキー電極17が形成されている。ショットキー電極17は、n-型GaN層2に対してショットキー接触している。【選択図】図1
請求項(抜粋):
III族窒化物半導体からなる、n型の第1層、この第1層に積層されたp型不純物を含む第2層およびこの第2層に積層されたn型の第3層を備え、前記第1、第2および第3層に跨る壁面を有する窒化物半導体積層構造部と、
前記壁面に、前記第1、第2および第3層に跨って形成されたゲート絶縁膜と、
前記ゲート絶縁膜を挟んで前記第2層に対向するように形成されたゲート電極と、
前記第3層にオーミック接触するように形成されたソース電極と、
前記第1層にオーミック接触するように形成されたドレイン電極と、
前記第1層にショットキー接触するように形成されたショットキー電極と、を含む窒化物半導体素子。
IPC (6件):
H01L 29/12
, H01L 29/78
, H01L 27/04
, H01L 21/28
, H01L 29/47
, H01L 29/872
FI (7件):
H01L29/78 652T
, H01L29/78 652F
, H01L29/78 653A
, H01L29/78 657D
, H01L21/28 301B
, H01L29/48 D
, H01L29/48 F
Fターム (27件):
4M104AA01
, 4M104AA03
, 4M104AA04
, 4M104AA05
, 4M104AA10
, 4M104BB01
, 4M104BB02
, 4M104BB05
, 4M104BB06
, 4M104BB07
, 4M104BB14
, 4M104BB16
, 4M104BB18
, 4M104BB25
, 4M104BB26
, 4M104BB28
, 4M104CC01
, 4M104CC03
, 4M104DD08
, 4M104DD78
, 4M104FF01
, 4M104FF13
, 4M104GG03
, 4M104GG08
, 4M104GG09
, 4M104GG18
, 4M104HH14
引用特許:
前のページに戻る