特許

J-GLOBAL ID：200903083823630210

回路モジュール

発明者： 池田 博明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2000-068484
公開番号（公開出願番号）：特開2001-257018
出願日： 2000年03月13日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 メインボード上のソケットに挿入される複数のメモリモジュールのための配線について、そのT型スタッブ構造をなくして、伝搬される信号の反射や歪みを低減する。【解決手段】 メインボード20上に配設される配線22をソケット21の部分で切断し、ソケット21に挿入される回路モジュール10内に信号配線15及び貫通配線19を設ける。信号配線15を回路モジュール10内のDRAM13に接続すると共に、回路モジュール10内の信号配線15及びDRAM13に隣接するスルーホール19を経由して、切断された配線22を接続することで、次の回路モジュールに配線する。

請求項（抜粋）：

少なくとも1つのICを一方の面側に支持する配線基板と、該配線基板の双方の面に配置されたコンタクト端子とを有する回路モジュールにおいて、前記一方の面側に形成され、該一方の面側のコンタクト端子とICのピンとを接続する第1の信号配線と、該第1の信号配線に一端が接続され、前記ICの接続されたピンに隣接して前記配線基板を貫通する貫通配線と、前記配線基板の他方の面側に形成され、前記貫通配線の他端と他方の面側のコンタクト端子とを接続する第2の信号配線とを備えることを特徴とする回路モジュール。

IPC (8件)：

H01R 12/16 ,  G11C 5/00 303 ,  G11C 11/401 ,  H01R 12/18 ,  H05K 1/11 ,  H05K 1/14 ,  H01L 23/32 ,  H01L 25/16

FI (8件)：

G11C 5/00 303 A ,  H05K 1/11 D ,  H05K 1/14 E ,  H01L 23/32 A ,  H01L 25/16 B ,  H01R 23/68 303 G ,  G11C 11/34 371 K ,  H01R 23/68 301 A

Fターム (32件)：

5B024AA15 ,  5B024BA29 ,  5B024CA21 ,  5E023AA04 ,  5E023AA16 ,  5E023AA18 ,  5E023AA21 ,  5E023AA30 ,  5E023BB01 ,  5E023BB19 ,  5E023BB22 ,  5E023BB29 ,  5E023CC12 ,  5E023CC22 ,  5E023EE11 ,  5E023HH11 ,  5E317AA07 ,  5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317CC25 ,  5E317CD34 ,  5E317GG11 ,  5E344AA08 ,  5E344AA26 ,  5E344BB02 ,  5E344BB06 ,  5E344BB13 ,  5E344CD18 ,  5E344CD20 ,  5E344DD08 ,  5E344EE08

引用特許：

審査官引用 (2件)

• 回路モジュール
  公報種別：公開公報   出願番号：特願平10-055202   出願人：三菱電機株式会社
• ハードディスク実装方法およびバス実装方法
  公報種別：公開公報   出願番号：特願平7-211554   出願人：株式会社日立製作所